


図部 18ビットマイクロコンピュータ

# 8086

井出裕巳 著 ●オーム社







図解

16ビットマイクロコンピュータ

# 8086

井出裕巳著

オーム社

本書は、著作権法(法律第48号)第六条によって、著作権および 出版権が保護されている著作物です。

#### ☆ 複写複製する場合の御注意

本書の内容の一部あるいは全部を、無断で、複写機等いかなる方法によっても複写複製すると、著作権および出版権の侵害となる場合がありますので御注意ください。特に、学校・企業・団体等において、講習会、研修会、その他の目的のために複写複製する場合や、データベースとして利用されるためにコンピュータに入力する場合には、著作権者(著作者)および出版権者(オーム社)の許諾を得ないかぎり、著作権および出版権の侵害となります。

#### ☆ 他書へ転載する場合の御注意

本書の内容の一部を他書へ転載する場合には、著作権者(著作者) および出版権者(オーム社)の許諾を得ないかぎり、著作権および 出版権の侵害となります。

☆ 本書の複写複製、および内容の一部の転載等についてのお問合せは下記にお願いします。

〒101 東京都千代田区神田錦町 3-1 株式会社 **オーム**社出版部 (著作権担当) Tel.03-233-0641

#### はしがき

マイクロコンピュータも誕生以来10年以上を経過し、いまでは民生用、産業用を問わずあらゆる分野にその応用が定着してきている。現在までのところ、4ビットおよび8ビット CPU が数量的にも圧倒的に多く、それぞれの使用分野に適したところで使用されており、今後ともこの傾向は変わらず、ますますこの部分の応用も拡大してゆくものと思われる。

一方 NC, ロボット等に代表される先端の産業分野では、処理速度、能力等の点で8ビット CPU では限界にきていることから、16ビット CPU への移行が急速に行われている。現在入手可能な16ビット CPUでは、製造プロセスの改善およびアーキテクチャ上の工夫により、従来の8ビット CPU に比較して約1桁の処理能力の向上が期待できる。

このように、16 ビット CPU は、8 ビット CPU の上位およびミニコンの下位のアプリケーションの一部を侵食するとしても、大勢としては共存して発展してゆくものと思われ、最近急速に脚光をあびてきた OA、FA、LA 等のほか、画像処理などの新しい分野の応用が広がるものと思われる。

以上のような背景の下で、本書は現在16ビット CPU の導入を検討されている技術者だけでなく、新しく学習を始められる方々にも読んで頂けるように、できるだけ図表と対比させることによりわかりやすく記述するよう努めた。また、8ビット CPU に慣れている方々には、それと関連づけて理解できるよう配慮した。

また本書は、設計段階における手引書としても使用して頂けるように、各素子のピン配列、タイミングチャートのほか、巻末に付録として命令一覧表、電気的仕様等も載せた.本書が読者諸氏の8086導入に多少なりと役立ってくれれば幸いである.

なお,本書執筆にあたり、出版および図面の引用等の御承諾を頂きました米国 インテルコーポレーション、およびインテルジャパン(株)加茂氏、松本氏に深く

#### はしがき

感謝致します。また本書の編集、出版に際してはオーム社の方々に多大の御勘力 を頂き、この出版にこぎつけられたことを付記するとともに、厚くお礼申し上げ ます。

昭和57年9月

著者しるす

## 目 次

			コンピュータと 8086	
1 · 1	マイクロ	ココン	ピュータの発展の歴史	2
1 · 2	8 ビット	· CPI	Jから16 ビット CPU ヘ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	4
1 · 3	8086 O	位置:	づけと 16 ビットになって強化された点	6
2. 808	6のアー	キテク	フチャ	
2 · 1	実行ユ.	ニット	(EU)とパスインタフェースユニット(BIU) ············ 1	10
2 · 2	レジス	タの構	成	12
2 · 3	命令ポー	インタ	(IP)とアドレスの生成····································	16
2 · 4	フラグ	の構成	と使用	18
2 • 5			およびデータバスの構成	
2 · 6	MAX/I	F NIM	<u>:</u> -	22
	モリの権	(a) (b) (b) (c)		
			と使用	
3 · 2	メモリ	のセク	「メンテーション	29
3 · 3	スタッ	クの棒	<b>『成と使用・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・</b>	32
3 · 4	メモリ	との間	のインタフェース	34
4. 入:	<b>ታ/</b> 出力 <i>σ</i>	構成		
4 · 1	入/出	力 動	作	40
4 . 2	DMA	転	送·····	42

目	次
5. プロ	セッサ動作のコントロール
5 · 1	CPU のリセットからスタートアップへ46
5 · 2	命令キューとキューステイタス48
5 · 3	状態情報ライン
5 · 4	割込みポインタテーブル 52
5 · 5	割込みの種類(あらかじめ定義された割込み) 54
5 · 6	その他の割込みと割込みシーケンス 55
6. 命	令セット
6 · 1	命令のエンコーディング 58
6 · 2	データ転送命令60
6 · 3	演 算 命 令
6 · 4	ビット操作命令74
6 • 5	ストリング命令78
$6 \cdot 6$	プログラム転送命令 82
6 · 7	プロセッサコントロール命令
7. アド	レッシングモード
7 · 1	レジスタおよび直接オペランド 92
7 · 2	メモリアドレッシングモード93
8. シス	テムの構成
8 · 1	8086 システムの構成 — ローカル バスとシステムバス 102
8 · 2	8086/8088 のバスタイミング 104
8 · 3	マルチプロセシング 106
8 · 4	マルチバスのアーキテクチャ 109
	· · · · · · · · · · · · · · · · · · ·
9. 周辺	!ファミリチップ
9 · 1	クロックジェネレータ (8284A) ······ 114

iv

	目	次
9 · 2	8 ビットラッチバッファと8 ビット双方向性バストランシーバ	·116
9 · 3	バスコントローラとバスアーピタ	118
9 · 4	割込みコントローラ (8259A)	120
10. 808	86/8088 システムの開発装置	
10 · 1	インテル MDS マイクロコンピュータ開発装置	124
10 · 2	インサーキットエミュレータ (ICE86A) ·······	·126
10 · 3	評価用キット(SDK86)とシングルボードコンピュータ	
	(SBC86/12A) ·····	.128
11. プ	ログラミング言語 /リアルタイムモニタ	
11 · 1	アセンブラ (ASM86) ·····	·132
11 · 2	PL/M-86 コンパイラ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	135
11 · 3	B リアルタイムモニタ (RMX86) ····································	138
12. フ	ァミリプロセッサによる機能の拡張と 8086 の発展方向	
12 · 1	高速演算 プロセッサ (コ・プロセッサ) 8087	142
12 · 2	? 高速 I/O プロセッサ 8089 ······	147
12 · 3	3 8086 の将来の発展方向	151
付	録	
付録	1. ASM86 プログラム例 ·······	· 155
付録	2.PL/M-86 プログラム例 ······	·157
付録	3.8086/8088 命令一覧	·158
	4. 8086/8088 命令のマトリックス一覧	
	5. 8086/8088 の電気的特性	
付録	6. マルチバスコネクタ信号一覧	· 178
索	号	. 179



# ■ 16ビットマイクロコンピュータと8086

マイクロコンピュータが誕生して 10 年余り経 過し、いよいよ第4世代ともいうへき 16 ビットの 時代に突入である。ここでは 8086 に至るまでの 経緯と、その位置づけ、機能上の特徴および今後 の発展方向などについて述べている。

### 1・1 マイクロコンピュータの発展の歴史

医水质乳质 医毛毛 医阴道 医脱毛 医水子 医牙牙 经有限的 医皮肤

世界最初のマイクロコンピュータは、1971年インテル社発売の4004である. 当時はランダムロジック置換えによるハードウェア製造コストの低減、多品種少量生産時の仕様変更等をソフトウェアで対応するため、ECRや簡単なコントローラ等への応用が主体であった. その後8ビット並列処理 CPUへの強い要望から1972年に8008が登場したが、製造プロセスがPMOS だったので処理能力はあまり向上せず、1973年発売の8080に移っていった.

8080 は NMOS 製造プロセスで、1命令サイクルが 2 μs となり、従来の PMOS 形に比べて一躍 1 桁の処理速度の向上を見、現在でも世界の標準品として広く使われている。その後、ロースレッシュホールドの NMOS シリコンゲートによる単一 5 V 電源 8085 A や Z80 等が 1976 年末ごろから次々と発売され、現在の 8 ビット CPU の主流となっている。このころから CPU の開発はアプリケーションの分野ごとに別々の方向へ分化し始め、8085 A とほぼ同時期に 1 チップ CPU 8048 シリーズが登場した。これは従来、発振器、メモリ、I/O チップ 等複数のチップで構成されていたシステムの機能を 1 チップに集積することにより、1 チップで小規模システムの実現を可能にした。その後用途に応じた 4 ビット CPU も次々と発売されて家電製品等民生機器への組込みも盛んになり、使用数量で比較すると 4 ビットのものが圧倒的に多い。

一方複雑なコントロールやデータ処理等の分野では CPU 機能の向上が絶えず要求され、現在の 8 ビット CPU 能力の限界から、16/32 ビット CPU の 要望も強く、ハードウェアの機能としてはミニコンや中/大形コンピュータにせまるアーキテクチャのものまで発表されている。8086 ファミリは最初の16ビット CPU として 1978 年に発表され、8 ビット CPU から 16 ビットへ移行しやすいようアーキテクチャ上の工夫がされており、データを 8/16 ビットの 両方で扱うことができる。今後は、8086 のアーキテクチャを基本に、ハードウェア上の改良および OS\*をシリコン上に集積することにより、ソフトウェア開発の負担を軽減する

オペレーティングシステムの略、システムを効率良く働かせるためのソフトウェア。

方向へと発展する. iAPX432 (12·3 節) のように高級言語まで組み込んだ 32 ビット CPU の開発も進行している.




図 1・1 マイクロコンピュータの発展

#### 1.2 8 ビット CPU から 16 ビット CPU へ

첫 작용하게 들었다면 가면 가장 얼마나 들었다면 하는 가는 가는 가는 가는 가장 가장 가장 가장 되었다.

8 ビット CPU の普及が進むにつれて、マイコンを NC 装置、ロボット、画像処理およびデータベースのコンピュータ等と、さらに高度な応用に使用する場合に処理速度、各種演算能力およびアドレッシング機能などで、ミニコンに比較してかなり劣っている点が指摘された。そのため従来の 8 ビットマイコンのパフォーマンスを 1 桁以上向上させる必要がある。その解決策には、アーキテクチャ上の改善(16 ビット構成の新しいアーキテクチャの採用)、新しい製造プロセス(HMOS:ハイパフォーマンス MOS)の採用という両面のアプローチが必要である。

현실 성 경우는 것 속 것 속 보고 있는 것 같은 것은 것 같은 것 같은 것 같은 것 같은 것 같은 것 같다.

8080 等がかなり普及しているので、16 ビットへの移行を容易にするため 種々の配慮が必要である。すなわち $0\sim1$  M バイトのアドレス空間は物理的には16 ビットワードの512 K ワードとなっているが、論理的には $0\sim1$  M バイトのバイトとして扱われ、1 ワードのデータは連続した2 バイトで構成される。同様にデータやバスも16/8 ビット両方の扱いが可能で、従来8 ビット CPU 用に開発された周辺チップ等もそのまま使用できる(メモリ構成については $3\cdot1$  節参照)。

またレジスタとしては、8086 で新たに追加されたセグメントレジスタやインデックスレジスタ(後述)以外の8080 と共通のレジスタについてはできるだけ同じ構成とし、抵抗なく移行できるよう考慮している。ただしアキュムレータは16 ビットに拡張され、フラグレジスタは下位8 ビットは8080 と共通であるが、上位バイトは新たに四つのフラグが追加された(2・2 節参照)

割込みのコントロールは80CPU ファミリチップである8259A と組み合わせたべクタ割込みとなっており、基本的な使用法には変わりがない。

ソフトウェアの面では、アセンブラおよび機械語は直接互換性はないが、8080/85 のプログラムを 8086 用に変換するユーティリティ( ${f CONV-86}$ )があり、その出力を 86 のアセンブラ  ${f ASM86}$  で再アセンブルして、ソースプログラムレベルでの互換性を確保している。 コンパイラの場合、 ${f PL/M-86}$  は  ${f PL/M-80}$  と上位互換性があり、そのまま  ${f PL/M-86}$  でコンパイルできる。




図 1・2 8088 による最小システムの構成例




図 1・3 8080 プログラムの 8086 プログラムへの変換


#### 1・3 8086の位置づけと16ビットになって強化された点

보고 있다면 보고 있는 사용 보고 있었다. 그는 일반 보고 있는 것은 것은 그는 그는 그는 것은 그는 것은 그는 것은 가는 것은 모든 것은 모든 것은 모든 것은 것은 것은 것은 것은 모든 것은 모든

8086 は最初の16 ビットマイクロコンピュータであるということから、これから発展してゆく16 ビット以上の CPU の基本アーキテクチャとなるということで重要である。8 ビットからの移行をできるだけスムーズに行うという配慮は、かえって16 ビット CPU としてはすっきりしていない点も残るが、周辺チップを含め8 ビット CPU ファミリの蓄積が生かされるという利点は大きい。

8086 と競合する 16 ビット CPU としては、モトローラ社の M68000 およびザイログ社の Z8000 があり、チップとして市販される汎用 16 ビット CPU としては、ほぼこの 3 機種にしぼられた観がある. これらの比較については他にゆずり、ここでは 16 ビットコンピュータとして従来の 8 ビットに比較して強化された点について考察する.

- 1. **アドレス可能範囲の拡張** オフセット (IP) によりアドレスされる 64K バイトを単位として、セグメントレジスタとの組合せで 1M バイトまで可能である. また、これによりプログラムのモジュール化が容易になった.
- 2. **処理速度の向上** HMOS 製造プロセスの導入により、CPU の処理速度が 5~10 倍向上した. 標準 5 MHz のものでレジスタ・レジスタ間動作 0.6 μs, 8 MHz の高速版では 0.37 μs である.
- 3. **演算機能の強化** 8/16 ビットの符号付きまたは符号なし演算, 10 進演算, およびハードウェアによる16 ビットの乗除算機能等が追加された.
- 4. **アドレッシング機能の強化** ①リテラル:8/16 ビットの直接データ指定,②セグメントレジスタ相対: $D_{16}$ ,③レジスタ間接:(BX),(SI),(DI),(BP),④レジスタ相対: $(BX/SI/DI/BP)+D_8/D_{16}$ ,⑤ベースレジスタ プラスインデックス:(BX/BP)+(SI/DI),⑥インデックス修飾されたベースに対する相対: $(BX/BP)+(SI/DI)+D_8/D_{16}$ (7章参照).
- 5. **ブロックムーブ/ブロックサーチ機能** インデックスレジスタ SI, DI と, 命令の前に付加される 1 バイトのプリフィックス命令による.
  - 6. マルチ CPU への対応 マルチバス 互換の 周辺ファミリ (8288/89).



〔注〕 カッコ内はマキシマムモードの場合

図 1・4 8086/8088 のピン構成




図 1・5 基本的なマルチマスタプロセッサシステムの例

8086 ファミリでは、CPU 本体だけでなく、それと組み合わせて使用されるコ・プロセッサ (8087) や I/O プロセッサ (8089) が供給され、以下のような呼び名が使用される.

**iAPX86** (ホスト CPU が 8086 の場合)

iAPX86/10: CPU 単独 (8086)

iAPX86/11: CPU+IOP (8086+8089)

iAPX86/20: CPU+NDP(8086+8087)

iAPX86/21: CPU+NDP+IOP (8086+8087+8089)

また CPU が 8088 の場合は iAPX88 となり, その組合せによる変形は 8086 の場合と同じである.

# 。8086 のアーキテクチャ

8086 の基本アーキテクチャについて述べ、レジスタおよびフラグの構成等を8080/8085 と対比して考察し、次に新しく追加されたセグメントレジスタの使用、およびアドレスの生成などについて解説する。また、アドレスバス/データバスの構成についても記述している。

### 2•1 実行ユニット(EU)とバスインタフェースユニット(BIU)

보였는 다. 동안 등에, 경마 방문에 가는 다 보다는 다 나는 모든 것이다. 그는 때 얼마나 모나

一般にマイクロコンピュータの基本動作としては、外部メモリやI/Oとのインタフェース部分、およびその読み出された命令やデータに基づき命令を実行する部分より構成されている。8086のアーキテクチャの特徴の一つとして、このメモリ/IOとのインタフェース部(BIU)と命令実行部(EU)が別々に並行して動作できるよう工夫されており、命令のフェッチと実行が時間的にオーバラップして行われ、アーキテクチャ面から処理速度の向上に役立てている。

バスインタフェースユニットは図2・1 の右の部分で、メモリおよびI/O のアドレスを指定するための 20 本のアドレスバス  $(A_0 \sim A_{19})$ 、命令およびデータの入出力のための 16 本 (8088 は 8 本 ) の双方向性データバス,CPU の内部状態を示す状態情報線  $(S_0 \sim S_7$  で一部、アドレスバスと共通)、および数本のコントロール線から成っている。前記の並列動作を可能にしているものとして 6 バイト分 (8088 は 4 バイト) の命令キューという考えが導入され、これは FIFO ( ファーストイン・ファーストアウト) の RAM としての働きをし、バスインタフェースユニットが実行ユニットの動作とは独立に、6 バイトまでの命令を先行して外部メモリからプリフェッチすることを可能にしている。

バスインタフェースユニットは、メモリのアドレスを生成するための IP(インストラクションポインタ) と四つのセグメントレジスタ(CS, SS, DS, ES)を含み、これらのものを合成することにより実際のアドレスの生成を行う.

**実行ユニット**(EU)は、アキュムレータ(A レジスタ) および、汎用のレジスタ群を含んでおり、前述の命令キューから取り出した命令コートを命令デコーダにセットし、その解読結果に基づき命令の実行動作を行う. レジスタ群は、8080/8085のレジスタとの互換性を考慮するとともに、それをレジスタペアとして16ピットとして扱えるよう構成している.

従来のものに追加されたものとして、A レジスタの上位8 ビット (AH) および フラグレジスタの上位8 ビットのほか、新たに加わった繰返しおよびストリング 動作等の命令を可能にする SI、DI および BP レジスタがある.





図 2・1 8086 の基本的ブロックダイヤグラム



# 2・2 レジスタの構成

レジスタは CPU が各種命令を実行する際、データや計算の中間結果の一時的な保持、プログラム中でのカウンタとしての使用など、汎用的に使用できる RAMで、バスインタフェースの内部バスに直接つながっているため CPU からのアクセスタイムは外部メモリに比べて短く、指定方法も簡単である。

図2・3 は8086/8088 レジスタをまとめたもので、斜線の部分は従来の8080/8085 レジスタと共通した部分で、その他は新しく追加されたものである。ただ従来の呼び名と多少変わっており、図の左側に示すのが8080 系統の呼び名である。

このレジスタは機能的にさらに四種類に分類できる. すなわち, i ) 汎用レジスタ, ii ) セグメントレジスタ, ii ) 命令ポインタ, iv ) フラグレジスタである.

[1] 汎用レジスタ 汎用レジスタ AX, BX, CX, DXはそれぞれ16 ビットのレジスタであるが、これを上位8 ビットおよび下位8 ビットに分けて、8 ビットのレジスタとして扱うことも可能で、命令のオペランドの指定により使い分ける. AX は A レジスタまたはアキュムレータとも呼ばれ、CPU とメモリや外部装置との間のデータのやり取り、各種演算動作等に必ず使用される最も重要なレジスタである. これらのレジスタは、ある種の命令では、暗黙のうちに表2・1に示すような用途に使用される.

 $\mathbf{B}(\vec{n}-\vec{n})$  レジスタは  $\mathbf{A}$  レジスタの拡張および補助的に、 $\mathbf{C}$  レジスタはカウンタ的用途で、 $\mathbf{D}$  レジスタはデータ用に使用するよう統一されている\*.  $\mathbf{SP}$  はスタックポインタで、サブルーチンコール( $\mathbf{CALL}$  命令)または割込みの際の返り番地格納用の  $\mathbf{RAM}$  メモリを指示するポインタ、 $\mathbf{SI}$  および  $\mathbf{DI}$  は今度  $\mathbf{8086}$  の命令で強化されたストリング動作の際のソースインデックス(ソースデータの指示)およびディスティネーションインデックス(宛先) である (詳細は6章参照).

[2] **命令ポインタ** 従来のプログラムカウンタ (PC) に相当するものであるが,8086 の場合はこれ単独では命令をフェッチするアドレスにはならず,この後に述べるセグメントレジスタと加算されてアドレスの生成を行う.

<sup>\*</sup> 用途については特に限定されていないが、このように統一をとっておくのが望ましい。




図 2・3 8086/8088 のレジスタ構成

表 2・1 論理アドレスのソース

メモリ参照のタイプ	デフォルトの セグメントベース	代 替 の セグメントベース	オフセット
命令のフェッチ	CS	なし	IP
スタック動作	SS	なし	SP
変数(下のものを除く)	DS	CS, ES, SS	実効アドレス
ストリングソース	DS	CS, ES, SS	SI
ストリングディスティ ネーション	ES	なし	DI
ベースレジスタとして 使われる BP	SS	CS, DS, ES	実効アドレス

#### 2 8086 のアーキテクチャ

- [3] セグメントレジスタ 8086の1Mバイトのアドレス空間は、各64Kバイトの論理セグメントに分割されている. CPU は図2・3に示すような4個のセグメントレジスタを持っており、いくつかの命令を使って、それらの操作が可能である. この4個のセグメントの基本的な働きを次に説明する.
- (a) CS レジスタ コードセグメントレジスタはプログラムコードを指定するためのレジスタで、インストラクションポインタ (IP) と加算されて (2·3 節参照)、次にフェッチする命令のアドレスを発生する。CS=0 の場合は IP だけで決定され、従来の PC=IP と考えられる。
- (**b**) **DS レジスタ** データセグメントは、プログラム中のデータ部分をアクセスするのに主に使用され、命令中の実効アドレスと加算されてアクセスするデータを指定する。またストリング動作の場合はソースインデックス(SI)と加算されて、そのソースデータを指定する。
- ( $\mathbf{c}$ ) SS レジスタ スタックセグメントは、サブルーチンコールや、割込みの際の CS、IP および他のレジスタ等を退避するメモリアドレス(RAM)を、SP と加算されて発生する. 動作は従来のスタックポインタの場合と同じである.
- (**d**) **ES レジスタ** エクストラセグメントもデータストレージの指定に使用され、ストリング動作時に、ディスティネーションインデックス(DI)と加算されて、そのディスティネーション(宛先)データの指定を行う.

以上の各セグメントの使用とそのオフセットとの関係を図 2・4 に示す.

命令により、これらの四つのセグメントレジスタを使ってそれぞれのメモリ空間をアドレス可能で、図 2・5 に示すように、各セグメントにより指定される物理的メモリロケーションは、オーバラップすることもできる。2・3 節で述べるように、セグメントレジスタは、インストラクションポインタ IP と加算する際に、4 ビット分上位にシフトして行うので、16 バイト間隔でそのセグメントの開始アドレスの指定ができる。通常各セグメントレジスタはプログラムの最初で定義され、以後はそれについて何らわずらわされることなくプログラムを書くことができる。CS=DS=SS=ES=0000Hの場合はアドレッシングは IP および命令のオペランドのみで決まり従来の80/85 等のプログラムカウンタ PC と等価になる。




図 2・4 論理アドレスと物理アドレス




図 2・5 セグメントレジスタの使用

### 2·3 命令ポインタ(IP)とアドレスの生成

현장 사람들의 공급하다 하는 것은 것은 것은 것은 것은 것은 것은 것은 것은 것을 받았다.

**命令ポインタ**は従来のプログラムカウンタ PC に相当し、16 ビットで構成されているので $0\sim64$ K バイトまで、IP だけで指定できる。これを前記の四つのセグメントレジスタと加算して、1M バイトまでのメモリ空間の指定を可能にしている。各セグメントレジスタは、プログラムによりそのセグメントのベース(始まり)値が前もって設定されており、コードでは IP の値が、データでは命令のオペランドで指定された値が、スタックでは SP の値が、それぞれ加算されて実際の物理アドレスとなり、CPU の BIU のアドレスラインから出力される。

図2・6,図2・7に各セグメントレジスタと16ビットのオフセットを加算して実際のアドレスを生成する様子を示す.この方法の特徴は、加算する際にセグメントレジスタを4ビット分左にシフトすることで、セグメントベースは実際のメモリ上では16バイト跳びになる.ただし、これはあくまでもそのセグメントの始まりのことで、最終アドレスはオフセットで調整され、連続的な指定が可能になる.

それぞれの動作によって四つのセグメントレジスタのうちのどれを使用するか、加算するオフセットとして何が使用されるかは、表  $2\cdot 1$  (前節)を参照. 命令のフェッチの場合は CS と IP に、そしてスタック動作は SS と SP に決まっている.変数参照の場合は、通常はセグメントレジスタとして DS が使用されるが、プログラム指定(ASSUME 指令)により CS, ES および SS による指定も可能である.

ストリング動作の場合のソースデータの指定はデフォルト\*としては DSであるが、その他に CS, ES および SS の使用が可能である。ただし、ディスティネーション指定の場合は ES だけである。この場合のオフセットは、ストリングソースは SIが、ストリングディスティネーションには DI が使用される。

BP(ベースポインタ)が命令中で、ベースポインタとして指定された場合は、デフォルトとして指定されるデータはSS(スタックセグメント)にあるものとして指定される。これも前と同様に、ASSUME指令により指定することにより、CS. DS および ES の使用も可能である。

<sup>\*</sup> 特に何も指定しない場合に使用されるもの.




図 2・6 アドレスの生成




図 2・7 アドレスの生成の例

## 2•4 フラグの構成と使用

フラグは CPU が各種の演算や動作をした場合の結果としてセットされるもので、 後でプログラムによりフラグを調べることによって CPU の動作状態をチェック できる. フラグの構成を図 2.8 に示す. 8086 ではフラグレジスタとして 1 ワード 分使われ、そのうち下位8ビットは8080/85と全く同じで、上位に4ビット新し いフラグが追加された、次に各フラグの意味を説明する.

강화 옷 하다는 것으로 사고를 되는 것만

 $\mathbf{CF}(\mathbf{F}_{\mathbf{v}}, \mathbf{F}_{\mathbf{v}}, \mathbf{F}_{\mathbf{v}})$  フラグ: $\mathbf{CPU}$  の加減乗除算、論理演算、 $\mathbf{F}_{\mathbf{v}}$  にあった。 より、最上位ビットからの桁上げまたは桁下げが生じたことを示す.

**PF**(パリティ)フラグ:データの伝送等に伴う結果が偶数パリティの場合にセ ットされる. データ伝送のチェックに使われる.

 $\mathbf{AF}(\mathbf{\overline{a}}\mathbf{B}\mathbf{B}\mathbf{F}\mathbf{V})$  フラグ:加減乗除算、論理演算に伴い、 $\mathbf{8}$  ビット量の下位 **ニブル\*1**から**上位ニブル**への桁上げ,あるいは高位ニブルから下位ニブルへの桁 下げが発生した、このフラグは10進演算の場合の補正に使用される.

**ZF**(ゼロ)フラグ:各演算に伴う結果がゼロの場合にセットされる.

SF(サイン)フラグ:各演算に伴う結果の最上位ビットが1のときセットされ る. 2 進数は2の補数表示で表され、SF は結果の符号(0:正, 1:負).

**OF(オーバフロー) フラグ:**各演算結果によりオーバフローが発生したことを 示す. 結果の最上位桁は失われる.

以上のものは CPU の各動作に伴う状態を示すもので、状態フラグと呼ばれる. 8086/88 では、これにさらに三つの**コントロールフラグ**が追加されている.

IF (割込みイネーブル) フラグ:外部マスカブル割込み\*2を可能にする. この フラグをリセットすると割込み禁止となる. ただし,ノンマスカブル割込み(NMI), 内部割込みには影響を与えない.

 $\mathbf{DF}(\ddot{\mathbf{r}}_{1}, \mathbf{r}_{2}, \mathbf{r}_{3}, \mathbf{r$ スティネーションアドレスを自動的に1ずつ増加/減少させる. DF フラグをクリ

<sup>\*1 4</sup> ビット単位のことで、8 ビットの場合のバイトに対比.

<sup>\*2</sup> マスクすることが可能な割込みで、INTR端子の割込み、

<sup>\*3</sup> 連続したバイト/ワードを扱う動作.

ヤするとオートインクリメント、すなわちストリングを左から右に処理する.

**TF(トラップ)フラグ**: プロセッサをシングルステップ状態にする. このモードで **CPU**は 1 命令ごとに内部割込みを発生し,実行結果を調べることができる.




図 2・8 フラグレジスタの構成

#### 2.5 アドレスバスおよびデータバスの構成

8086/8088 は図 2・9 に示すように三つのバス, すなわちアドレスバス, データバスおよびコントロールバスから構成されている.

지수 내용 경험 가는 수 없었다. 중 없는 사고 있다는 것 같은 것 같은 것 같다.

**アドレスバス**は  $A_0 \sim A_{19}$  の 20 本で構成され,1M バイトまでのアドレス空間を持っている. $A_0 \sim A_{15}$  (8088 の場合は  $A_0 \sim A_7$ ) は 8085 と同様データバスと共用になっており,時間的に切り換えて使用する(図2·10 参照).また上位  $A_{16} \sim A_{19}$  はステイタス情報  $S_3 \sim S_6$  と共用になっており,現在データをアクセスするのにどのセグメントレジスタが使用されているかを示している.

8086/8088 では 33 番ピンの MN/MX の論理レベルを切り換えると ミニマムモー ド(HIGH)またはマキシマムモード(LOW)になり、コントロールラインの使用 法が異なっている。すなわち、ミニマムモードの場合にはすべてのコントロール 信号は CPU から直接出力されるが、マキシマムモードでは CPU から出力される  $S_0 \sim S_0$  の信号を 8288 バスコントローラ (9 章参照) が受け取り、それをデコー ドすることによりそれらの信号を発生する.バスの構成法には基本的には二つの方 法がある. 一つは図2・9のようにマルチプレクスされたバスをそのまま使用する方 法,もう一つは双方向性のバスバッファを入れる場合である(図2・12参照).最初 の方法ではCPUのバスがそのまま外部素子に接続されているので、アドレスをデ コードした信号だけでその素子をデータバスに接続するようにコントロールすると データバスの状態を乱すことになり\*,命令フェッチの動作が正常に行われないの で注意を要する. チップセレクト端子以外に出カコントロール(OEなど)をもって いる素子の場合は、READ信号によりこの端子をコントロールして前記の問題を 解決する.この場合のもう一つの注意事項は,8086のドライブ能力の問題で最大 許容シンク電流および負荷容量はそれぞれ2mAおよび100pFである.データバス にバッファを挿入する場合,8286/8287双方向性バスドライバがあり、このバスの方向 の切換えにはCPU からDT/R が、そのイネーブルのためにはDEN が供給されてお リ, ドライブ能力は 32 mA および 300 pF に拡張される.

<sup>\*</sup> アドレスの出力と同時に選ばれ、命令フェッチと競合するため.




図 2・9 マルチプレクスされたデータバス




図 2・10 8086 基本バスタイミング

# 2.6 MAX/MIN €-F

8086/8088 は小規模システムから、マルチプロセッサによる大がかりなシステムまでをサポートできるように、33 番ピンを+5 V(ミニマムモード)にするか、0 V(マキシマムモード)にするかで、二つの動作モードを選べるようになっている。

있는 것들이 얼마 가게 되는 아이를 맞는 사람들이 되었다. 경험 경우를 가게 되었다. 사람들이 살아 없다.

**ミニマムモード**の場合, CPUからすべてのバスコントロール信号が供給され, 少ないチップ構成でシステムの構成が可能である. DMA 動作のための HOLD/HOLDA 信号も直接 CPU から供給され, 信号のタイミングも従来の 80/85 の場合と同じで, 8237/8257 等の DMA コントローラも使用可能である.


マキシマムモードでは 8288 バスコントローラと組み合わせて使用する. 状態情報として CPU から  $\overline{S_0} \sim \overline{S_2}$  が供給され、それを 8288 がデコードしてメモリおよび I/O のリード/ライト等のコントロール信号を発生する. また 8289 バスアービタと 8288 の組合せでマルチバス適合のシステムバスも構成可能である.

ミニマムモードの HOLD/HOLDA は、マキシマムモードでは 2 本のリクエスト/グラント( $\overline{RQ}/\overline{GT_0}$  および  $\overline{RQ}/\overline{GT_1}$ )に置き換えられる。このリクエスト/グラントシーケンスは、要求、認可、および解放の三つのフェーズから構成されている(詳細は  $4\cdot2$  節参照)。まず、バスの使用を要求するプロセッサが  $\overline{RQ}/\overline{GT}$  線にパルスを送ることで始動され、次に CPU 側から同じ信号線を使って、システムバスがフローティングになったこと、および次のグラントフェーズでバスコントローラから論理的に切り離されることを、要求中のプロセッサに知らせるため、パルスを出力し、ホールド状態に入る。最後に、その動作の終了として、要求中のプロセッサが  $\overline{RQ}/\overline{GT}$  線にパルスを出力し、バスを解放する用意があることを CPU に知らせ、次のクロックサイクルで CPU が再びバスのアクセス権を取り戻す。また 8289 バスアービタと結合して、共有システムバスをある命令の間独占的に使用することを保証する  $\overline{LOCK}$  信号を、命令の前に付加する  $\overline{JJJ}$  で  $\overline{JJJ}$  という 1 バイトの命令により、ソフトウェアコントロール可能である。またキュー状態情報  $\overline{QS_0}$  および  $\overline{QS_1}$  は  $\overline{ICE-86}$  エミュレータや  $\overline{S087}$  コ・プロセッサが  $\overline{CPU}$  の命令実行過程を追跡できるよう出力されている( $\overline{JJ}$  2 章参照)。

〔注〕 カッコ内はマキシマムモード

	共 通 信 号		マキシマ	ムモード信号 (MN/M	X=GND)
名称	機能	形 式	名称	機能	形式
AD <sub>15</sub> -AD <sub>0</sub>	アドレス/データバス	双方向3	$\overline{RQ}/\overline{GT_{1.0}}$	リクエスト/グラント	
A <sub>19</sub> /S <sub>6</sub> - A <sub>16</sub> /S <sub>3</sub>	アドレス/ステイタス	ステート 出 カ 3 ステート	LOCK	スアクセスコントロー バス優先ロックコン -	
BHE/S7	バスハイイネーブル /ステイタス	出力 3 ステート	S2-S0	バスサイクルステイ:	
MN/MX	マキシマム /ミニマムモード	入 カ	QS <sub>1</sub> , QS <sub>0</sub>	命令キューステイタ	ス 出 カ
RD	リードコントロール	出 カ 3	GND 1	$\sqrt{40}$ $V_{cc}$	
TEST	テスト/ウェイト	入力	AD14□ 2	39 🗖 A D <sub>15</sub>	
READY	レディコントロール	入 カ	$AD_{13} \square 3$	$38  \Delta A_{16} / S_3$	
RESET NMI	システムリセット	入 カ     入 カ	AD <sub>12</sub> 4	37 DA17/S4	
INTR	ノンマスカブル割込み 割 込 み 要 求	入 カ	AD11 5	36 A <sub>18</sub> /S <sub>5</sub>	
CLK	システムクロック	\(\hat{\lambda}\)	AD <sub>10</sub> 6	$35  \Delta_{19} / S_6$	
Vcc	+5V	\(\hat{\lambda} \)	AD <sub>9</sub>	34 BHE/S7	
GND	グランド	13 35			
ミニマ	ムモード信号 (MN/MX=)	(cc)	$AD_8 \square 8$ $AD_7 \square 9$	$\begin{array}{c c} 33 & MN/MX \\ 32 & RD \end{array}$	
名称	機能	形式	4 D.H10	8086 23 HUOT D	$(\overline{RQ}/\overline{GT_0})$
HOLD	ホールド リクエスト	入力	$AD_5$	CPU 30 HOLDA	$(\overline{RQ}/\overline{GT_0})$
HOLDA	ホールド アクノレージ	出力	AD4 12		(LOCK)
WR	ライト コントロール	出 カ 3	AD <sub>3</sub> □13		$(\overline{S_2})$
M/IO	Z T II /10 = 3 - 1 =	出力3	AD <sub>2</sub> □14		$(\overline{S_1})$
M/IO	メモリ/10コントロール	ステート	AD₁ <b>□</b> 15	26 DEN	$(\overline{S_0})$
DT/R	データ伝送/受信	出力 3	AD₀ <b>□</b> 16	25 DALE	(QS <sub>0</sub> )
DEN	データイネーブル	出力3	NMIC 17	~	(QS <sub>1</sub> )
		ステート	INTRC 18	23 DTEST	(401)
ALE	アドレスラッチイネーブル	出力	CLKC19		
INTA	割込みアクノレージ	出 カ	GNDC 20		

図 2・11 ミニマムモード/マキシマムモードと各信号



23

#### ミニマム/マキシマムモードの信号比較一覧

80	86	1000	8088		
動作刊	= - F	ピン	動作	E - 1	
ミニマム	マキシマム	番号	ミニマム	マキシマム	
HOLD	RQ/GT0	31	HOLD	RQ/GT0	
HOLDA	$\overline{RQ}/\overline{GT1}$	30	HOLDA	RQ/GT1	
WR	LOCK	29	WR	LOCK	
$M/\overline{IO}$	S2	28	IO/M	S2	
$DT/\overline{R}$	S1	27	$DT/\overline{R}$	SI	
DEN	80	26	DEN	SO	
ALE	QS0	25	ALE	QS0	
INTA	QS1	24	INTA	QS1	
		34	SS0	High State	

# 3. メモリの構成

20 本のアドレス線により1Mバイトまで拡張されたメモリ構成について述べ、メモリとのインタフェースについて考察する。また、サブルーチンコールおよび割込みの場合のスタックレジスタの使用と動作についても記述している。

### 3•1 メモリの構成と使用

8086 システムのメモリ構成は、物理的配置としては 16 ビットを 1 ワード単位 とした  $0\sim512$ K ワードになっているが、CPU から指定される論理アドレスは  $0\sim1$ M バイトの連続したメモリとして扱われ、ワードデータは連続したバイトで構成される。そのメモリ構成図を図  $3\cdot1$  に示す。

このように構成されたメモリをアクセスするためには、CPUは  $A_{19} \sim A_1$  により各ワードの選択をし、 $A_0$ と $\overline{BHE}$  (バス ハイイネーブル)の組合せにより、それぞれその下位バイトまたは上位バイト、およびその両方の選択を行う。図  $3\cdot 2 \sim \boxtimes 3\cdot 5$  にその選択の模様を示す。 $A_0$ 、 $\overline{BHE}$  ともにアクティブ LOW の信号で、各バイトまたはワードの指定は次のようにして行う。ここでは  $A_{19} \sim A_1$  により X+1 、X が指示されているものとする。

- (1) 偶数アドレスのバイト転送の場合: $A_0 = LOW$ ,  $\overline{BHE} = HIGH$  で,  $D_7 \sim D_0$  に  $(X)^*$  が現れる.
- (2) 奇数アドレスのバイト転送の場合: $A_0 = HIGH$ ,  $\overline{BHE} = LOW$  で,  $D_{15} \sim D_8$  に (X+1) が現れる.
- (3) 偶数アドレスのワード転送の場合: $A_0 = LOW$ ,  $\overline{BHE} = LOW$  になり, $D_{15} \sim D_0$  に偶数アドレスのワード値(X+1),(X)が現れる.
- (4) 奇数アドレスのワード転送の場合:最初のバスサイクルで  $A_0$ = HIGH、 $\overline{BHE}$ =LOWになり、(X+1)が  $D_{15}$ ~ $D_8$ に現れ、次のバスサイクルで、 $A_0$ = LOW、 $\overline{BHE}$ =HIGHになり (Y)が  $D_7$ ~ $D_0$ に現れる.たとえば奇数アドレスのメモリロケーションから  $C_L$  レジスタにバイトデータをロードする場合、そのデータは データバスの上位 8 ビットを 通して 8086 中に 転送され、自動的に 8086の内部 16 ビットデータバスの 下位 8 ビットに 指し向けられ、それから  $C_L$  レジスタ中に格納される.

<sup>( )</sup>はそのメモリの内容を表す。




図 3・1 メモリの構成




図 3・2 偶数アドレスバイトの転送

#### 3 メモリの構成




図 3・3 奇数アドレスバイトの転送




図 3・4 偶数アドレスのワード転送




図 3・5 奇数アドレスワード転送

### 3•2 メモリのセグメンテーション

8086/8088 の1M バイトのメモリ空間は四つのセグメントレジスタ CS, DS, SS, ES により分割され、オフセットの IP (命令コードの場合)または命令のオペランドとの組合せで 64 K バイトのモジュールとしてのアドレッシングが可能である。各セグメントレジスタの値はそのセグメントの始まりを表し、それにオフセットを加算した値が実際のアドレスとなる。

얼마하는 (화용) 다른 나는 연하는 유명하는 양양을 가입하는 다른 다른 다른 양생을 가고 있는데 다른

일 회 회 등 대통 대통 대통 회 등 회 등 환경 선택 경 환경 대통 연합 선명 연합 등 경기를 받았다.

セグメントレジスタはオフセットと加算する場合4ビット上位にシフトして行うので、このセグメントベースは16バイト跳びで0~FFFFFHのどこにでも持っていける(2·3節). これらのセグメントは図3·6のように、連続、部分的重なり、全体的重なり、不連続と、任意の組合せで使用できる。それゆえ一つの物理的メモリロケーションの複数の論理セグメントへの割当ても可能である。

これらのセグメントレジスタは通常、プログラムの最初の部分で必要な値に初期化され、その後はそれについて考えなくてもよい。図3・7にアセンブラでのセグメントのセットアップのプログラム例を示す。この中で、SEGMENT 指令がセグメントの始まりとなり END 指令で終わる。この間に書かれた命令およびデータが、その名前のセグメントに属するものになる。完全な一つのプログラムを一つのセグメント中で書くことが可能であるが、この場合はすべてのセグメントレジスタの値は同じベースアドレスを持ち、このメモリセグメントは完全にオーバラップする。

一方、非常に大きなプログラムの場合は、一つのプログラムが多数のセグメントに分割可能で、通常プログラム中の最初の命令で、セグメント名とセグメントレジスタの対応を設定し、それからその対応しているセグメントのベースアドレスを各セグメントレジスタにロードする、アセンブラのASSUME指令が実行時に、どのアドレスがそのセグメントレジスタ中に入るかを伝える。

その仮定されたレジスタが、その命令のタイプに対してハードウェアが予想しているレジスタ(表2·1参照)である場合は、定められたとおりの機械語命令をアセンブラは発生する、それに対し、ハードウェアがあるレジスタが使用される

#### 3 メモリの構成

ものと予想しているときに、そのオペランドがそのレジスタにより指定されるレジスタ内にない場合は、アセンブラは自動的にセグメントオーバライドプリフィックスバイトをその機械語コードの前に付加する.




図 3・6 セグメントレジスタの使用

DATA SEG SEGMENT

; DATA DEFINITIONS GO HERE

DATA SEG ENDS

STACK\_SEG SEGMENT

; ALLOCATE 100 WORDS FOR A STACK AND

; LABEL THE INITIAL TOS FOR LOADING SP.

DW 100 DUP(?)

STACK TOP LABEL WORD

STACK\_SEG ENDS

CODE\_SEG SEGMENT

; GIVE ASSEMBLER INITIAL REGISTER-TO-SEGMENT

; CORRESPONDENCE. NOTE THAT IN THIS

; PROGRAM THE EXTRA SEGMENT INITIALLY

OVERLAPS THE DATA SEGMENT ENTIRELY.

ASSUME CS: CODE\_SEG,

& DS:DATA SEG,

& ES: DATA\_SEG,

& SS:STACK\_SEG

START: ; THIS IS THE BEGINNING OF THE PROGRAM.

; LOC-86 WILL PLACE A JMP TO THIS

; LOCATION AT ADDRESS FFFFOH.

; LOAD THE SEGMENT REGISTERS. CS DOES NOT

HAVE TO BE LOADED BECAUSE SYSTEM

; RESET SETS IT TO FFFFH, AND THE

; LONG JMP INSTRUCTION AT THAT ADDRESS

; UPDATES IT TO THE ADDRESS OF CODE SEG.

SEGMENT REGISTERS ARE LOADED FROM AX

BECAUSE THERE IS NO IMMEDIATE-TO-

SEGMENT\_REGISTER FORM OF THE MOV

: INSTRUCTION.

MOV AX, DATA\_SEG

MOV DS, AX

MOV ES, AX

MOV AX, STACK\_SEG

MOV SS, AX

; SET STACK POINTER TO INITIAL TOS.

MOV SP, OFFSET STACK\_TOP

; SEGMENTS ARE NOW ADDRESSABLE.

; MAIN PROGRAM CODE GOES HERE.

CODE\_SEG

ENDS

; NEXT STATEMENT ENDS ASSEMBLY AND TELLS

; LOC-86 THE PROGRAMS STARTING ADDRESS.

END START

図 3・7 セグメントレジスタのセットアップ例

### 3・3 スタックの構成と使用

8086/8088 のスタックもメモリの場合と同様に、スタックセグメントレジスタ (SS)とオフセットとしてのスタックポインタ(SP)により算出され指定される. そのようにして RAM により構成される全メモリ範囲、64K バイトまで使用可能で、実用上ほぼ無制限といえる. SS は現在使用中のスタックのベースアドレスを保持し、SP はそのスタックの先頭 (TOS) アドレスを指示する.

スタックに関する命令は、1度に1ワードずつ、スタック項目に加えたり、取り除いたりする. すなわち図3・8 に示すように、SPの値を2減じて、そのセーブする項目をスタック上にプッシュし、新しい TOS のところに書き込まれる.


次にサブルーチンや割込み処理ルーチンからのリターンに際しポップする場合, TOSが指示するメモリ内容をポップしてスタックからその内容をコピーし, SPを2だけ増加させる.この場合のスタックの減少とは,ベースアドレス(SSの値)の方向に近づくということである.ただしスタック動作はけっしてスタック上でその項目を移動させたり消去したりするのではなく,そのスタックの先頭(TOS)がスタックポインタを更新する結果として,変更されるだけである.


具体的には、図 $3\cdot8$ において、最初 SS=0105H、SP=0008Hとすると、スタックの先頭アドレス(TOS)はこの二つを加え合わせた値、すなわち1058Hとなる。次に AX (内容は1234H)を PUSH すると、AX の内容が TOS の示しているアドレスの次(スタック動作では、PUSH はアドレスの高位から低位へ移動することに注意)から下位バイト、上位バイトの順にスタックに退避される。この場合 SS の値は不変で、SP の値だけが 2 バイト分減ぜられて 0006H となる。

その状態を元に復帰するには(c)のように POP AX を実行すると、TOSが指示しているアドレスの内容が AX レジスタに復帰されて、SPの値は 0008になる.

次に POP BX を行うとその次のスタックの内容が BX レジスタに入り、TOS の値は 2 だけ増加され OOO AH になる.

通常の使用は、サブルーチンコール、割込み処理ルーチンの入口でレジスタの 退避に PUSH し、次に処理ルーチンの終りでそれらを復帰するのに POPを行う.





次のコードシーケンスのためのスタック動作 PUSH AX POP AX POP AX




図 3・8 スタック動作

### 3•4 メモリとの間のインタフェース

[1] ROM/EPROM の接続 8086/8088 と ROM/EPROM とのインタフェースの様子を図  $3\cdot9$  に示す.この場合はリードオンリーメモリであることから,書き換えられる心配がないので, $A_0$  および  $\overline{BHE}$  は使用する必要はなく,バス上のフルワードのうちの 8086 自身が必要とするものだけを読み取る.次に,ミニマム構成の場合のマルチプレクスされたバスに接続されている ROM/EPROMを例にとり,その AC 特性を考察する.

美国美国国际电影学家 医多克斯氏性 经收益 医皮肤 医皮肤 医皮肤性

 $TACC = 3TCLCL - TCLAV_{max} - TDVCL_{min} - (アドレスバッファ の遅れ)$ 

 $= 3 \times 200 \, \text{ns} - 110 \, \text{ns} - 30 \, \text{ns} - 30 \, \text{ns} = 430 \, \text{ns}$ 

TCE = TACC - (デコーダの遅れ) = 430 ns - 18 ns = 412 ns

 $TOE = 2TCLCL - 195 \, ns = 205 \, ns$ 

 $TDF = 155 \, \text{ns}$ 

ここに、TACC:アドレス出力からデータが有効になるまでの時間(TAVDV)

TCE:チップイネーブルからデータが有効になるまでの時間(TSLDV)

TOE: 出力イネーブルからデータが有効になるまでの時間(TRLDV)

TDF:出力イネーブルの HIGH から出力フロートになる時間(TRHDZ)

以上の考察から、使用される EPROM に必要な WAIT ステートの一覧表を表  $3\cdot1$  に示す。上記の AC パラメータおよびタイムチャートの詳細は付録参照。

[2] スタティック RAM スタティック RAMのインタフェースには、そのチップセレクト/チップイネーブルのコントロール信号の作成に  $A_0$  および  $\overline{BHE}$ を含めてデコードしなければならない。図  $3\cdot 10$  には 2114, 2141 および 2147 のようにチップイネーブル信号だけをもち、出力イネーブル信号を持たないメモリ素子のためのチップセレクト信号発生の模様を示す。 $\overline{BHE}$  で上位バイトを、そして $A_0$ で下位バイトの選択をし、 $\overline{RD}$  および  $\overline{WR}$  の OR で、両チップをイネーブルにする.




図 3・9 ROM/EPROM のインタフェース

表 3・1 互換 EPROM と必要な WAIT 数

EPROM 名		ミニマムモード		マキシマムモード	
		バッファなし	バッファあり	バッファあり	完全バッファ付き
2716	450ns	1 W	1 W	1W	1W
2716-1	390ns	L*	1 W	1W	1W
2716-2	350ns	L	L	L	L
2732	450ns	1w	1 W	1w	1W
2732A	250ns	L	L	L	L
2732A-2	200ns	L	L	L	L
2732A-3	300ns	L	L	L	L
2764	250ns	L	L	L	L
2764-2	200ns	L	L	L	L
2764-3	300ns	L	L	L	L

<sup>・</sup> WAIT なし

#### 3 メモリの構成

次に出力イネーブル端子のある 2142 のような場合は、図  $3\cdot11$  のように  $\overline{RD}$  で その出力バッファのコントロールができるので、 $\overline{WR}$  信号を  $\overline{BHE}$  または  $A_0$  でゲートして、その上位または下位バイトのライトイネーブル信号としている.

図 3·12 に示す 8086 マキシマムモードにおける 2142 のライトタイミングについて考察すると

$$\begin{split} TWA &= 2TCLCL - TCLML_{max} + TCLMH_{min} \\ &= 375\,ns \\ TWR &= 2TCLCL - TCLMH_{max} + TCLLH_{min} + TSHOV_{min} \\ &= 170\,ns \end{split}$$

 $TDWA = 2TCLCL - TCLDV_{max} + TCLMH_{min} - TIVOV_{max}$ = 265 ns

$$\begin{split} TDH &= TCLCH - TCLMH_{max} + TCHDX_{min} + TIVOV_{min} \\ &= 95\,ns \end{split}$$

となり、標準2142 は8086システムに完全互換性があり、WAITは必要ない.




図 3・10 出力イネーブル端子のないメモリ素子のためのデコード




図 3・11 出力イネーブル端子をもつメモリ素子のためのデコード




図 3・12 RAM のAC 特性算出の回路例

#### 8086/8088 システム互換のスタティック RAM

製品名	構成	特	ピン数	ア ク セ ス タイムの範囲 [ns]
2115A	1K×1	高速-オープンコレクタ	16	45~70
2125A	1 K × 1	高速-3 ステート	16	45~70
2115H	1 K × 1	高速-オープンコレクタ	16	25~35
2125H	1 K × 1	高速-3 ステート	16	20~35
2114A	1 K × 4	低消費電力	18	120~250
2142	1 K × 4	出力イネーブル端子付	20	200~450
2148	1 K× 4	高速-パワーダウン動作	18	70~85
2148H	1 K× 4	高速-パワーダウン動作	18	45~55
2149H	1 K× 4	高速-高速 CS 端子	18	45~55
2141	4 K× 1	低消費電力-パワーダウン動作	18	120~150
2147	4 K× 1	高速-パワーダウン動作	18	70~85
2147H	4 K× 1	高速-パワーダウン動作	18	35~55
5516*	2 K×8	CMOS-低消費電力	24	250
5517*	2 K×8	CMOS-低消費電力,高速 CS	24	250
6116*	2 K × 8	NMOS-低消費電力	24	120~200

\* 2716EPROM とピンコンパチブル

# 4. 入力/出力の構成

8086 では従来の 0 ~ 255 までの I/O ポートの他に、DX レジスタを使用した間接指定により、0 ~ 65Kまでの任意のポートの指定ができる. また、通常の I/O 動作のほか、メモリマップと I/O および DMA 転送についても記述している.

## 4•1 入/出力動作

8086/8088 の I/O アドレッシングの方法には大別して、I/O マップト I/O とメモリマップト I/O の二つがあり、それぞれ異なったアドレス空間を持っている。

[1] I/O マップトI/O これはメモリアドレス空間とは独立したO~FFFFH のアドレス範囲を持ち、入出力命令 IN/OUT が使用される。そのうち直接ポート番号をバイト値として指定する場合は  $O\sim255$  ポートまでの指定が可能である。

IN AX, OFFH; INPUT FROM PORT NO=OFFH

OUT 1FH, AX; OUTPUT TO PORT NO=1FH

もう一つの方法としては、DX レジスタを使用し、間接アドレッシングとして I/O ポートの指定を行うもので、この場合のI/O 指定は DX が 16 ビットであることから、 $0\sim65535$  までの指定が 可能になる。命令の実行に先立ち、DX にその I/O アドレスをセットしておく。

IN AX, DX

OUT DX, AX

I/O ポートとの間の転送はワード/バイトのいずれも可能で、データバスの上位 8 ビット/下位 8 ビットのいずれにも接続でき、バイトデータの場合は通常アキュムレータの下位 8 ビット (AL) との間で行われる (図  $4\cdot 2$  参照).

[2] メモリマップトI/O メモリマップトI/Oは、I/O装置をメモリと同等とみなしてアドレスする方法で、その装置がメモリと全く同じ応答をする限り、CPUとしてはこれらを区別する必要はない。このように構成することにより、メモリ空間に配置されているI/Oをメモリ参照命令を使ってアクセスすることができる。たとえば、MOV命令を使って8086のレジスタとI/Oポート間でデータの転送を行ったり、AND、ORおよびTEST命令等を使ってI/O装置中のレジスタのビット操作を行うことも可能である。しかし、このようにしてI/O装置に割り当てられたメモリ空間は、その分だけメモリ空間を減らすことになるので注意を要する。またメモリ参照命令はIN/OUTのような入出力命令に比較して、実行時間が多少余分にかかるという欠点もある。

#### 4 入力/出力の構成




図 4·1 I/Oアドレス空間とその予約されているデバイスアドレス




図 4・2 16ビットバスの8ビットバスへの変換

	The Carte	# 100 多类面	成成	ETCAGASTA	
	ニマムモ	- r	マキシマムモード		
	バッファなし	バッファ付き	バッファ付き	完全パッファ付き	
8251A	L	1W	L	L	
8253-5	L	1 W	L	L	
8255A-5	L	1W	l L	L	
8257-5	L	1W	L	L	
8259A	L	L	L	L	
8271	L	1W	L	L	
8273	L	1 W	L	L	
8275	L	1W	L	L	
8279-5	L	1W	L	L	
8041A	L	1W	L	L	
8741A	L	1W	l i	L	
8291	L	L	L	L	

表 4・1 組合せ使用可能な周辺チップ

- 〔注〕 1. Wは必要な WAIT の数.
  - 2. レはWAIT不要を示す.
  - 3. マキシマムモードはバスコントローラ(8288)使用.

## 4•2 DMA 転 送

8086/8088 をミニマムモードにすると 8080/8085 と同様 HOLD・HOLDA信号 は直接 CPU から提供され、8257、8237 等の DMA コントローラを使える.

발표하는 경우 100 HA 120 HA 120 HA 120 HR (140 HR 120 HR 120

DMA コントローラは、I/O 装置とメモリ間でデータを直接転送するためHOLD 要求を CPU に出してバスの使用を要求する. CPU はそれを受け取ると現在実行中のバスサイクルを完了した後、アクノレージ信号 HOLDA 信号を出して、DMA コントローラのバス使用を許可する. この HOLD 信号が取り除かれるまで CPU はバスをフローティングの状態とし、バス使用権を放棄する.

次にマキシマムモードの構成の場合は、2組の  $\overline{RQ}/\overline{GT}$ 信号が $\overline{HOLD}/\overline{HOLDA}$ の代わりに使用され、バスコントロールの切換えのための完全なプロトコール機能を提供する。このリクエスト/グラントのシーケンスは $\overline{HOLD}/\overline{HOLDA}$ の動作に類似しているが、一つのピンが両方の働きをする点が特に異なる。

まずリクエストパルスが $\overline{RQ}/\overline{GT}$ ピンに到達すると、 $\overline{CPU}$ はアドレスバス、データバス、およびコントロール信号をフロートの状態にする。リクエストを出した装置は、クロックの次のLから Hへの遷移のところで $\overline{CPU}$  からのグラントパルスを受け取るとバスの使用が可能になる。最後にバスの使用が終了して $\overline{CPU}$ にバスのコントロール権を返すには、今までのバスマスタがバスコントロール権を解放し、同じ $\overline{RQ}/\overline{GT}$ 線にリリースパルスを出すことでその動作を完了する。

8086 は偶数アドレスバイトおよび奇数アドレスバイトを含んでいる二つの別々のバンクで物理的には構成されているので、8 ビット構成の DMA コントローラがメモリ中で論理的に連続しているバイトをアクセスするためには、これらのバンクを交互に選択するような回路を構成しなければならない。

8089 I/O プロセッサは、高速の 8 ビット装置を 8086 ベースシステムにインタフェースするのを容易にする(12・2 節参照). この 8089 はデータ処理機能をもった二つの DMA チャネルと、I/O 動 作用の特別の命令セットを持っており 8 ビット/16 ビットの周辺装置を 16 ビット/8 ビットのバスに適合させたり、メモリ・メモリ間、I/O-I/O 間のデータの転送等も可能にする (12 章参照).




図 4・3 DMA コントローラの使用




図 4・4 HOLD/HOLDA タイミング (ミニマムモード)




図 4·5 RQ/GT タイミング (マキシマムモード)

8086/8088 に I/O 装置を接続する場合には、次のような注意が必要である.

#### 8086 の場合:

16 ビットのI/O は、1 ワードのデータを1 回のパスサイクルで転送するためには、偶数アドレスに接続しなければならない。これはメモリアクセスの場合と同じである (p. 28 参照).

8 ビットの装置を接続する場合は、偶数または奇数のどちらのアドレスに接続してもかまわないが、その装置内のレジスタのアドレスは、すべて偶数か、またはすべて奇数にしなければならない。

#### 8088 の場合:

8088 では1 バスサイクル当り1 バイトの転送を行うので、これに16 ビットの装置を接続する場合は、1 ワードのデータの転送は、1 度に8 ビットずつ、2 バスサイクルで行う。8088 は従来の8 ビット CPU と同様に考えてよいが、8086 とのプログラムの互換性を保つためには、前記同様レジスタのアドレスはすべて偶数、またはすべて奇数にすべきである。

# 5。プロセッサ動作のコントロール

CPU 動作の開始手順について述べ、プロセッサの状態情報についてまとめて説明する。8086で新しく導入された命令キューの動作は命令の実行サイクルと対比して述べている。次に割込みは8259 A と組み合わせたベクタ割込みのほかソフトウェア割込みなど各種割込みについても記述している。

### 5•1 CPUのリセットからスタートアップへ

가장 열차 살아보다 하는 말이 된 말이 되었다. 그는 사람들은 사람들은 사람들은 사람들은 사람들이 되었다.

8086/8088 がリセットにより初期化されると、各セグメントレジスタおよびインストラクションポインタ(IP)は、それぞれ次のように初期化される。

IP(インストラクションポインタ):0000H

CS (コードセグメント) レジスタ:FFFFH

DS(データセグメント)レジスタ:0000H

SS (スタックセグメント) レジスタ:0000H

ES (エックストラセグメント) レジスタ:0000H

フラグ: クリヤされる.

キュー:空になる.

コードセグメントレジスタは FFFFHに、そしてインストラクションポインタ (IP) はOに初期化されるので、リセットの後に最初に実行される命令は、メモリロケーション FFFFOH からとなる。ここには通常インタセグメント(セグメント外)の直接ジャンプ命令が置かれ、その跳び先はシステムプログラムの始まりの点になっている。LOC-86 でロケートするときに、この開始アドレスを指定すれば、その最初の命令を指定する JMP 命令を自動的にその場所に挿入してくれる。リセット信号はアクティブHIGH の信号で、8284 A クロック発振器を通して供給される。リセット後のアドレスバスおよび各コントロールバスの状態は、表5・1 のようになる。

リセットパルスの幅は、電源投入時は最小  $50 \mu s$ ,その他の場合は CPU の 4 クロック周期分を必要とする。 CPU 内部のリセット 信号はクロックパルスに同期しており、図 $5\cdot1$  に示すように、クロックの立上リで外部リセット入力を確認のうえ内部リセットをセットし、次のクロックが LOW の区間バスは "1" となり、次のクロックの立上リで 3 ステートとなる。

CPU のコマンドおよびバスコントロール線は、アクティブでない場合の信号のレベルが、HIGH レベルの規格値以下にならないように、 $22\,k\Omega$  程度のプルアップ抵抗を挿入しなければならない。

表 5・1 リセット後の各信号の状態

信号名	状態
A D 15-0	3 ステート
$A_{19-16}/S_{6-3}$	n .
BHE/S7	"
$\overline{S_2}/(M/\overline{IO})$	*1" になり、その後3ステート
$\overline{S_1}/(DT/\overline{R})$	<i>"</i>
S <sub>0</sub> /DEN	"
LOCK/WR	"
RD	"
INTA	,,
ALE	0
HOLDA	0
RQ/GTo	1
RQ/GT1	1
QS <sub>0</sub>	0
QS <sub>1</sub>	0




図 5・1 リセット時のバスの状態

### 5•2 命令キューとキューステイタス

CPU の実行ユニット (EU) がバスインタフェースユニット (BIU) の使用を伴わない命令を実行中は,BIU は空いているので, 先行してメモリからその後に続く命令をフェッチすることができる.この先行してフェッチした命令は命令キューと呼ばれる CPU 内部の **FIFO RAM** に格納される.8088 では4 バイトまで,8086 では6 命令バイトまで可能で,EU はこのキューから命令をフェッチすることにより BIU を専有することを防いでいる.

연보 경험 장면은 함께 전혀 가는 경험을 가장을 가는 것 같은 사람들이 없는 것 같은 사람들이 되었다.

8088 の BIU は、+ューの中に 1 バイトの空きができると、次の命令をフェッチしてくるので、 EU が命令のフェッチのために直接 BIU に 要求を出すことはない.


8086 の場合は、キュー中に 2 バイトの空きができるまで命令のフェッチを行わないということ以外は 8088 と同じで、この場合には通常 1 回のフェッチで 2 バイト (1ワード)を獲得する.

プログラムが奇数アドレスからフェッチをさせようとした場合は, BIUは自動的に奇数アドレスから1バイト読み, そしてそれからその後に続く偶数アドレスから2バイト (ワード) のフェッチをする.

命令が連続的に行われているときは、キューに含まれている命令は現在実行しているものの次に実行する命令になっているが、もし実行ユニットがコントロールを他のロケーションに移す命令(CALL、JMPなど)を実行すると、BIU は今までのキューをリセットし、新しいアドレスから命令をフェッチしてきて、それを直ちに EU に送る。その後キューは、また新しいロケーションから再び満たされる。

EU がメモリまたは I/O のリード/ライトを伴う命令を 実行する 場合には、BIU はそのための使用に解放され、命令のフェッチは中断される.

このキューの状態を外部に知らせる信号として $QS_0$ , および $QS_1$ がマキシマムモードの場合に出力され、コ・プロセッサ (8087) による外部命令セットの拡張や、インサーキットエミュレータ (ICE) モジュールによるトレース動作等に使用される.



EU: JMP 命令の場合は、命令実行中に キューを再初期化. BIU: キューは空の ため、BIU は1バス サイクルで二つのオ ブジェクトコードバ イトをフェッチ. キュー= 4バイト EU は、キューから最初の2バイト (命令コード) をフェッチし、それぞれの命令に必要なクロックサイクルで、その命令の実行を行う.

BIU は 2 オブジ BIU はさらに二 ェクトコードバ イトをフェッチ. トコードバイト キュー= 4 バイ ト キュー= 6 バイ ト (満杯)

BIU は、EU が命令の 実行を完了するまで、 適当なクロックサイク ル分、アイドル状態に なる。 図 5・2 命令の実行とキューの状態

表 5・2 キューの状態

QS <sub>1</sub>	QS <sub>0</sub>	キューの状態
0	0	動作なし:前のクロックサイクルの間に キューから何も持ってこられなかった.
0	1	最初のバイト:キューから持ってこられ たバイトが命令の最初のバイトであった.
1	0	キューが空き:コントロール移行命令の 実行結果として、キューが再初期化された。
1	1	続きバイト:キューから持ってこられた バイトが命令の続きのバイトであった.

## 5•3 状態情報ライン

アドレスライン  $A_{19} \sim A_{16}$  は, $T_1$  サイクルの間はメモリ動作のための最上位の 4 アドレス信号を出力するが,次の  $T_2$ , $T_3$ , $T_W$  および  $T_4$  の間には状態情報  $S_6 \sim S_3$  をそれぞれ同じライン上に出力する.同様にバスハイイネーブル( $\overline{BHE}$ ) も  $S_7$  とマルチプレクスされて出力される.これらの状態情報の意味を表  $5\cdot3$  に示す.

 $S_7 \sim S_3$  まではミニマム/マキシマム構成のいずれに対しても出力されるが,  $\overline{S_2}$ ,  $\overline{S_1}$  および  $\overline{S_0}$  はマキシマムモードの場合に, それぞれミニマムモードの  $IO/\overline{M}$ ,  $DT/\overline{R}$  および  $\overline{DEN}$  の代わりに出力されるもので, この信号を 8288 バスコントローラが受け取り, それをデコードすることにより必要なコントロール信号を発生する (表 5・3 参照).

8288 を使用する場合はメモリライト/IO ライト信号は、通常のタイミングで出力されるコントロール信号に加えて、それらの信号よりも1クロックサイクル先行した $\overline{AMWC}$ (アドバンストメモリライトコントロール) および $\overline{AIOWC}$ (アドバンストメモリライトコントロール) が同時に得られ、ライトアクセスのタイミングの改善に役立っている.

 $S_3$  および  $S_4$  は、その命令の現在のデータアクセスに、ES、SS、CS、または DS レジスタのうちのどのセグメントレジスタが使用されているかを示している.

 $S_5$  は内部の割込み イネーブルフラグの状態を示しており、クロックサイクルの初めで毎回更新される。

 $S_6$  はつねに O で、8086 がバスに接続されていることを示し、 $S_7$  は予備で、現在は使用されていない。

ステイタス情報の出力のタイミングは、その命令の前のバスサイクル(この種の命令では通常、2 バスサイクル以上を要する)の  $T_4$  ステートのクロックの立上リのエッジで、CPU は状態情報ラインにこれらの信号を出力し、8288 は各クロックサイクルの立下リでその情報をサンプルし、デコードする。次に、8288 は ALE を出力して次のバスサイクルをスタートする。最後に、 $T_3$  ステートで状態情報ラインがパッシブの状態になると、8288 はそのサイクルを終了する。

表	5	. 3	状態情報の意味

ステイタス情報			意	味	
S <sub>7</sub> S <sub>6</sub> S <sub>5</sub>			予 備 つねに 0 割込みイネーブルフラグの状態		
S <sub>4</sub>		S <sub>3</sub>	セグメントレジスタ状態情報		
0 0 1 1		0 1 0 1	ES SS CS DS		
$\overline{S_2}$	S <sub>1</sub>	<u>S</u> <sub>0</sub>	バスサイクルのタイプ 8288 信号		
0 0 0 0 1 1 1	0 0 1 1 0 0	0 1 0 1 0 1	割込みのアクノレージ READ I/O WRITE I/O HALT 命令フェッチ READ メモリ WRITE メモリ	INTA IORC IOWC, AIOWC  & L MRDC MRDC MRDC MWTC, AMWC	




図 5・3 コントロール信号のタイミング

### 5•4 割込みポインタテーブル

8086/8088 の割込み端子はハード的には NMI (ノンマスカブルインタラプト) と INTR の 2 端子であるが、あらかじめ定められた割込みおよびユーザ定義のソフトウェア割込み (割込みコントローラ 8259A と組合せ)があり、 $0 \sim 255$  種類の割込みが可能になっている。割込みの優先度は、あらかじめ定められた割込みでは前もって決まっており、8259A を使う場合は、その接続順序により決定される。

割込みポインタテーブルは、システムメモリの $0\sim3FFH(1K$ バイト)が割り当てられており、2ワード (4 バイト)をペアとして、256 種類の割込みポインタを格納できる。この2ワードのうちの下位アドレスには IP オフセットが、上位アドレスには CSベースアドレスが格納されており、 $2\cdot3$  節で述べたのと同じ方法で 1Mバイトまでのどこにある割込み処理ルーチンへもジャンプ可能である。

0~13Hまではあらかじめ定められた割込みのポインタ, 14H~7FH はインテル社で予約している領域で、将来インテルから供給されるハード/ソフトとの互換性を保つ必要がある場合は使用を避けたほうがよい。

80H~3FFH がユーザに解放されている領域である。各ポインタは 4 バイト跳びで格納されているが、CPU は命令または 8259A によって供給される割込みタイプナンバに 4 を掛ける(左へ 2 ビットシフト)ことにより、これらの指定を行う。

割込みが呼び出されると、CPU は特定のタイプを持ったベクタによって指定されたロケーションにコントロールを渡す. ユーザはそのロケーションにその割込みのための処理ルーチンを置き、割込みベクタテーブルを、そのサービスルーチンのアドレスで、前もってプログラムの最初の部分で初期化しておかなければならない.




図 5・4 割込みポインタテーブル

```
INT POINTERS
                    SEGMENT
; INTERRUPT POINTER TABLE. LOCATE AT OH, ROM-BASED
TYPE 0
            DD
                                  : DIVIDE-ERROR NOT SUPPLIED IN EXAMPLE
TYPE 1
            DD
                                   : SINGLE-STEP NOT SUPPLIED IN EXAMPLE.
TYPE 2
            DD
                    POWER FAIL
                                  ; NON-MASKABLE INTERRUPT
TYPE 3
            DD
                                  ; BREAKPOINT NOT SUPPLIED IN EXAMPLE.
TYPE 4
            DD
                                   OVERFLOW NOT SUPPLIED IN EXAMPLE.
:SKIP RESERVED PART OF EXAMPLE
                    32 4
            ORG
TYPE 32
            DD
                                  ;8259A IRO-AVAILABLE
TYPE 33
            DD
                                  :8259A IR1-AVAILABLE
TYPE 34
            DD
                                  ;8259A IR2-AVAILABLE
TYPE 35
            DD
                    TIMER PULSE
                                  ;8259A IR3
TYPE 36
            DD
                                  ;8259A IR4-AVAILABLE
TYPE 37
            DD
                                  :8259A IR5-AVAILABLE
TYPE 38
            DD
                                  ;8259A IR6-AVAILABLE
TYPE 39
            DD
                                  :8259A IR7-AVAILABLE
POINTER FOR TYPE 40 SUPPLIED BY PL/M-86 COMPILER
INT POINTERS
                    ENDS
```

図 5・5 割込みポインタテーブルのセットアッププログラム例

### 5・5 割込みの種類(あらかじめ定義された割込み)

보고 있으면 중요한 문화 경환 경고 살아 한다면 그 것으로 중요 46 항상 14일 국가 중요한다면 당시하고 하는 하는 사람들은 결심하다.

あらかじめ定義された割込みに属するものは、割込みポインタテーブルの最初 の五つの割込みで、優先度の最も高いものである。

- (a) **タイプ 0 割込み**(**割算エラー**) このタイプの割込みは、割算動作による商が最大値を超えるときに出される。0 で割る場合がこれに相当する。この割込みはノンマスカブルで、割算命令の一部として実行される。
- (b) タイプ1割込み(シングルステップ) このタイプの割込みは、フラグレジスタ中でTF(トラップフラグ)がセットされた1命令後に起こる。これはソフトウェアによるシングルステップを可能にするもので、この割込みルーチンはシングルステップのためのルーチンでなければならない。割込みシーケンスとしては、フラグおよびプログラムカウンタの退避後、TFフラグをリセットし、シングルステップルーチンが正常に実行されるのを可能にする。テスト中のルーチンに戻るには割込みからの復帰により、IP、CS およびTFを回復し、シングルステップルーチンに戻る前に、テスト中のプログラムの次の命令の実行を可能にする。シングルステップはフラグレジスタ中のIFビットでマスクされない。
- (c) NMI(ノンマスカブル割込み) この割込みは、優先度の最も高い割込みで、マスクはできない。この割込み入力はエッジトリガであるが、CPUクロックに同期しており、認識されるためにはCPUの2クロックサイクルの間HIGHでなければならない。また逆に LOW の期間も最小2CPU クロック分なければならない。この割込みは通常、電源異常などの緊急割込みに使用される。
- (d) 1バイト割込み この割込みは、単一バイトのソフトウェア割込みの特別な形で、おもにソフトウェアデバックのためのブレークポイント割込みとして使用される。この割込みはマスクできない。
- (e) オーバフロー割込み この割込みは、オーバフローフラグ(OF)がフラグレジスタ中でセットされ、そしてINTO命令が実行されたときに発生する. この命令はオーバフローエラーのサービスルーチンへの分岐を可能にする.また、これもマスクできない割込みである.

### $5 \cdot 6$ その他の割込みと割込みシーケンス

- [1] ユーザ定義のソフトウェア割込み 2バイトの割込み命令 INTnnで、ソフトウェアの割込みを発生することができる。この命令の最初のバイトは INTのオペコードで、2番目のバイト(nn)は実行する割込みのタイプナンバを含んでいる。INT命令は割込みイネーブルフラグによりマスクはされない。この命令は、そのメモリ中のロケーションがコーリングプログラムにはわからないダイナミックリロケータブルなルーチンへポインタテーブル経由でコントロールを渡すのに使用可能である。これらのものは割込みアクノレージのバスサイクルは行わず、IF および TF フラグをリセットすることにより、その後のマスカブル割込みを禁止する。これらの割込みタイプに対するベクタは、命令中に包含されるか、あるいは指定されるかのいずれかである。
- [2] ユーザ定義のハードウェア割込み マスカブル割込みは 8086/8088 INTR端子で活性化、ステイタスレジスタの IF ビットでマスクされ、各命令の最後のクロックサイクルの間にチェックされる。割込み受付けが保証されるには、CPU から割込みアクノレージが出るまで INTR端子を HIGHにする。

図5・7に割込みアクノレージシーケンスを示す.これは INTR 端子からの割込みに対してだけ発生されるもので,二つの  $\overline{INTA}$  バスサイクルから成っており,最初の  $\overline{INTA}$  バスサイクルは割込みアクノレージサイクルが進行中であることを知らせ,次の  $\overline{INTA}$  サイクルでシステムが割込みタイプナンバを供給する準備をすることを可能にする. CPU は最初のバスサイクルでは,バス上の情報は受け取らず,2回目のサイクルでデータバスの下位8ビット上のタイプナンバ情報を受け取る. すなわち,割込みタイプナンバを供給する機器は 8086 の 16 ビットバスの下位8ビットに接続されていなければならない.8086 の割込みアクノレージシーケンスは,8080/85 のようなリスタートあるいはコール命令によりコントロールを受け渡す方法とは異なり,そのシーケンスの一部として命令の発生(CALL等) は行わない.マキシマムモードの場合, $\overline{LOCK}$  信号が最初のサイクルの  $\overline{T}_2$  から,2 番目の  $\overline{T}_2$  まで出力され, $\overline{INTA}$  サイクル中の  $\overline{T}_2$  を禁止している.

#### 5 プロセッサ動作のコントロール




図 5・6 ミニマムモード/マキシマムモードのバス構成と 8259A の使用




図 5・7 割込みアクノレージシーケンスと 8259A が CAS アドレスを 8086 のローカルバスにのせる MCE タイミング

# 6. 命 令 セ ッ ト

8086 の全命令セットを機能別に 6 個のグループに分け、その動作を図解する。7章のアドレッシングモードとの関連、およびレジスタとの組合せにより多彩な命令のバリエーションが可能である。また、新しく加わったストリング機能は、それらの命令をより強力なものにしている。

### **6•1** 命令のエンコーディング

**機械語命令**は1バイトのものから6バイトのものまであるが、その中で最も 重要な部分は最初の2バイトである。その命令のフォーマットを図 $6\cdot1$ に示す。

命令の最初の6ビットは一般的に命令の基本的なタイプを表すOPコードで,**D** 領域は後に続くオペランドの方向を示している.たとえば"1"の場合,2番目のバイト中の"REG"領域がディスティネーション(宛先)オペランドであることを示し,"0"の場合は,それがソースオペランドであることを示す.**W** 領域はバイトまたはワード動作の区別で,Oの場合にバイト,1の場合にワードを表す.

いくつかの命令中の最初のバイト中にはさらに三つのビット領域、S, V, Z (巻末の付録 3 参照)が存在し、S は W とともに使用され、算述命令中のイメディエートデータの符号付き拡張(W=1 の場合、16 ビットデータ)を示す。V は、シフトまたはローテートの数が 1 かあるいは可変( $C_L$  レジスタ中で指定)であるかを指定する。Z は条件付きのループおよび繰返し命令中での比較ビットのゼロフラグの状態を表し、1 の場合はゼロフラグがセットのときに、0 の場合はリセットの場合に、そのループ/繰返し動作を行うことを示す。

命令の第2番目のバイトは通常、その命令のオペランドを指定し、MOD領域はそのオペランドのうちの一つがメモリ中にあるものかどうか、両方のオペランドがレジスタであるかどうか、等を指定する。REG領域は命令オペランドのうちの一方がレジスタであることを示し、メモリに対するイメディエートの場合はその動作のタイプを指定するためのOPコードの拡張として使用される。

 $\mathbf{R}/\mathbf{M}$  (レジスタ/メモリ) 領域はモード領域のセットの状態に依存し、MOD が  $\mathbf{11}$  (レジスタ・レジスタモード) の場合は、 $\mathbf{R}/\mathbf{M}$  は  $\mathbf{2}$  番目のレジスタオペランドを指定する。 $\mathbf{MOD}$  がメモリモードになっている場合は、 $\mathbf{R}/\mathbf{M}$  はどのようにしてそのメモリオペランドの実効アドレスを算出するかを指定する。

命令の第3番目から第6番目までのバイトはオプションで、通常メモリオペランドのディスプレースメント値または、イメディエート定数オペランドの実際の値を含んでいる。以上の動作をまとめたものを表6·1に示す。




表 6・1 命令コードのエンコーディング

4	*	<b>E</b> 1 <b>E</b>	- <b>F</b>	レジスタ	<b>t-</b> F
	MOD=00 (ディスプレー	MOD=01 (8ピットディスプレ	MOD=10 (16 ビットディスプレ	MOD=11 (ディスプレース メントなし)	
R/M	スメントなし)	ースメント)	ースメント) 3	W=0	W=1
000	(BX)+(SI)	(BX)+(SI)+D8	(BX)+(SI)+D16	AL	ΑX
001	(BX)+(DI)	(BX)+(DI)+D8	(BX) + (DI) + D16	CL	CX
010	(BP)+(SI)	(BP)+(SI)+D8	(BP)+(SI)+D16	DL	DX
011	(BP)+(DI)	(BP)+(DI)+D8	(BP)+(DI)+D16	BL	вх
100	(SI)	(SI)+D8	(SI)+D16	AΗ	SP
101	(DI)	(DI)+D8	(DI)+D16	СН	ВР
110	直接アドレス	(BP)+D8	(BP)+D16	DH	SI
111	(BX)	(BX)+D8	(BX)+D16	вн	DI

## 6•2 データ転送命令

メモリ・レジスタ間と同じように、AL または AX レジスタと I/Oポートの間 でバイトおよびワードデータを移動する命令も含めて 14 種のデータ 転送命令がある. また、スタック操作命令もこのグループ中に含まれる.

#### [1] 汎用のデータ転送

MOV ディスティネーション、ソース:MOV は、バイトまたはワードデータを、 ソースオペランドのアドレスからディスティネーションオペランドのアドレスに 転送する.

PUSH ソース: PUSH は、スタックポインタ SPを 2 減じ、それからそのソースオペランドからのワードを SPによって新しく指定されたスタックのトップに転送する. PUSH は、サブルーチンコールや割込みの場合にレジスタ値やフラグ等の退避に使用する.

**POP ディスティネーション**: POP は、現在 SP によって指定されているスタックのトップにあるワードを、そのディスティネーションオペランドに転送し、それから 2 だけ SP を増加し、新しいスタックを指示する. POP は、サブルーチンや割込み処理プログラムからの復帰などの場合に、スタック中のデータを元のレジスタやメモリに返すのに使用する.

**XCHG ディスティネーション、ソース**(交換): **XCHG** は、ソースとディスティネーションオペランドの内容を交換する.

**XLAT 翻訳テーブル** (翻訳): **XLAT**は、**AL** レジスタ中のバイトデータを、ユーザの供給する 256 バイトの翻訳テーブルからのバイトと置き換える. この場合のベースレジスタは **BX** が使用され、**AL** はそのテーブルに対するインデックスとしての働きをし、その内容の値に対応するテーブル中のオフセットのところのバイトと置き換えられる. その動作を図 6・6 に示す.

**XLAT** は **ASCII** と **EBCDIC** コードの相互変換などの、あるコードから他のコードへの変換などに便利に使用できる.




図 6・2 データ転送命令(1)




図 6・3 データ転送命令(2)




図 6・4 データ転送命令(3)




図 6・5 データ転送命令(4)




図 6・6 XLAT (翻訳) の動作 Mnemonics ⓒ Intel, 1978

### [2] 入出力命令

IN アキュムレータ、ポート番号: IN 命令は、指定された入力ポートからバイトまたはワードデータを、AL または AX レジスタへそれぞれ転送する. ポート番号の指定は二つの方法が可能で、直接のバイト定数として指定する場合は0~255 ポートまでのアクセスが可能で、DX レジスタ中にあらかじめ設定した数値で間接指定する場合は、16 ビットあることから、0~65 535 までの I/O ポートの指定ができる.

OUT ポート番号、アキュムレータ: OUT は、AL または AX レジスタから指定された出力ポートに、バイトまたはワードデータを転送する。ポート番号の指定は IN の場合と全く同じである。

[3] **アドレスオブジェクトの転送** この命令は定数や変数の値ではなく、変数のアトレスを操作するもので、リスト処理、ベースをもった変数、およびストリング動作等の場合のベースアドレスの設定に使用される.

LEA ディスティネーション、ソース (実効アドレスのロード): LEA は、ソースオペランドのオフセット (その値ではない)をディスティネーションオフセットに転送する. このソースオペランドはメモリオペランドでなければならず、ディスティネーションオペランドは、16 ビットの汎用レジスタでなければならない. たとえば、XLAT 命令で使われる翻訳テーブルのアドレスを BX レジスタにロードする場合などに使用される.

LDS ディスティネーション、ソース (DS を使ったポインタのロード): LDS は、ソースオペランドからの 32 ビットのポインタ変数をディスティネーションオペランドおよび DS レジスタに転送する. すなわち、ポインタのオフセットワードは、ディスティネーションオペランドとして指定可能な任意の 16 ビット汎用レジスタに転送され、そのポインタのセグメントワードは DS レジスタに 転送される. これはストリング命令の場合の DS、SI の初期設定等に使用される.

LES ディスティネーション、ソース(ES を使ったポインタのロード): LES は、DS の代わりに ES を使用するということ以外、動作としては LDS と同じである。このディスティネーションオペランドとして DI を指定することにより、ストリング動作の場合の ES、DI の初期設定に使用される。




図 6・7 入出力命令による 1/0 ポート指定




図 6・8 アドレスの転送(1)




図 6・9 アドレスポインタのロード Mnemonics © Intel, 1978


### [4] フラグ転送命令

LAHF (フラグから AH レジスタヘロード): LAHF は、SF, ZF, AF, PF および CF などのフラグを AH レジスタにコピーする. この命令は、8080/85 のプログラムが8086/88 で走るように変換するために用意されたものである.

**SAHF**(フラグに **AH** レジスタを格納): **SAHF** は, **AH** レジスタの内容を **SF**, **ZF**, **AF**, **PF** および **CF** ビットに格納する. **OF**, **DF**, **IF** および **TF** は影響 されない.

**PUSHF**: PUSHFは、SPを2減じ、それからすべてのフラグを、SPによって指定されるスタックのトップにあるワード領域に転送する.

POPF: POPFは、SPによって指定された現在スタックのトップにあるワードを8086/88のフラグ中に転送する。それから SPは2だけ増加され、スタックの新しいトップを指示する。PUSHFおよび POPFはサブルーチンや割込みなどのコーリングプログラムのフラグの退避や復帰に使用される。その他、シングルステップの場合の TF フラグなどのセッティングをプログラムにより変更したりするときに、そのメモリの相当するビットを変更した後、そのフラグを POPすることにより達成できる。



U:未定義

S:サインフラグ

O:オーバフローフラグ

2:ゼロフラグ

D:ディレクションフラグ I:割込みイネーブルフラグ P:パリティフラグ

A:補助キャリーフラグ

T:トラップフラグ

C: キャリーフラグ

図 6・10 フラグの構成




図 6・11 フラグ転送命令(1)




図 6・12 フラグ転送命令(2)

# 6•3 演 算 命 令

[1] 数値の表現法 8086/88 で扱う数値には、表  $6\cdot 2$  に示すように四つのタイプがある。 2 進数は 8 または 16 ビット長 が可能で、 10 進数はパック\*された 10 進数に対しては 1 バイト当り 2 ディジット、そしてアンパック\*の10 進数は 1 バイトに 1 ディジット格納される。符号なし 2 進数は 8 または 16 ビット長が可能で、 8 ビットの場合は  $0\sim 255$  まで、 16 ビットの場合は 65,535 までの範囲が可能である。符号付き 2 進数は 8 または 16 ビット長が可能で、その MSB はその数の符号を表し、0 が正、1 が負となる。負数は 2 の補数表現で、8 ビットの場合は -128 から +127、16 ビットの場合は -32,768 から +32,767 の範囲になる。

パックされた 10 進数は符号なしのバイト値として格納されており、その各**ニブル**が一つの 10 進数を表し、それぞれ  $0\sim 9$  の値が可能であることから、その範囲は  $0\sim 99$  までになる。この場合の加減算は 2 段階で行われ、まず符号なしの 2 進演算命令が使用され、AL レジスタにその中間結果を入れ、それからその値を最終的なパックされた 10 進数の結果に調整 (DAA、後述)する動作が行われる。

アンパックの 10 進数は符号なしのバイト値として格納されており、その数の大きさは下位ニブルにより表されるので、 $0 \sim 9$  までの数が可能であり、その上位ニブルは 0 でなければならない。このアンパックの 10 進数の演算も 2 段階で行われ、まず符号なしの四則演算の中間結果が AL レジスタに作成され、それを最終的なアンパックの 10 進数に調整する (AAA) ための動作が行われる。

このアンパックの数値表現は、その上位ニブルが0であること以外は ASC II (この場合は3)の数値表現に類似しており、下記のことに注意することにより ASC II 表現の数の演算が可能になる。

- ・演算命令の実行前に、ASC II 数の上位ニブルの  $3 \, \epsilon \, 0$  にセットする.
- ・アンパックの10進演算は、その結果の上位ニブルは0として返すので、それを有効なASCII数に変換するためには、それを3にセットしなければならない。

<sup>\*</sup> 10 進数等を表すのに1 バイトに2 ディジット分詰め込んだ場合をパックされているといい、1 バイトに1 ディジット入れ、上位ニブルに0 を詰め込んだ場合をアンパックという.

16 進表現	ビットパターン	符号なし 2 進 数	符号付き 2 進 数	アンパック の 10 進 数	パックの 10 進 数
07	00000111	7	+ 7	7	7
89	10001001	137	-119	無 効	89
C 5	11000101	197	-59	無 効	無 効

表 6・2 8ビット数の数値表現

; SUM THE CONTENTS OF TABLE INTO AX

TABLE

DW

50 DUP(?)

; NOTE SAME INSTRUCTIONS WOULD WORK FOR

; TABLE

DB

25 DUP(?)

; TABLE DW

118 DUP(?), ETC.

SUB

AX, AX

; CLEAR SUM

MOV

CX, LENGTH TABLE; LOOP TERMINATOR

MOV

SI, SIZE TABLE : ; POINT SUBSCRIPT

V

TO END OF TABLE

ADD\_NEXT: SUB

SI, TYPE TABLE

; BACK UP ONE ELEMENT

ADD

AX, TABLE [SI]

; ADD ELEMENT


LOOP

ADD\_NEXT

; UNTIL CX = 0

; AX CONTAINS SUM

図 6・13 データの属性と、ADD 命令のループ動作の例



### [2] 加算命令

**ADD** ディスティネーション、ソース: ADD は、二つのオペランドの和が、ディスティネーションオペランドと置換される。これらのオペランドとしては符号付きまたは符号なしの 2 進数が可能で、AF, CF, OF, PF, SFおよびZF に影響を与える。

**ADC** ディスティネーション、ソース (キャリー付き加算): ADC は、二つのオペランドの和を求め、もし CF フラグがセットされている場合は、それにさらに1を加算し、その結果はディスティネーションオペランドと置換される。オペランドとしては、ともに符号付きまたは符号なしが可能で、AF、CF、OF、PF、SF および ZF に影響を与える。これは前の演算結果のキャリーを含めた演算ができるので、16 ビット以上の演算に使用できる。

INC ディスティネーション: INC は、ディスティネーションに1を加算する. オペランドとしてはバイトまたはワードが可能で、AF, OF, PF, SF, および  $\mathbf{ZF}$  に影響を与える.

**AAA**(加算のためのASCII調整): AAAは、ALレジスタの内容をアンパックの10進数に変換し、その上位ニブルに0を入れる。AFおよび CFに影響を与え、OF、PF、SF、および ZFは不定になる。

DAA(加算のための10進調整): DAAは、パックされた二つの数を正しい10進数に調整する。ALレジスタの内容を変換し、パックされた10進数とし、ALレジスタに結果が残る。AF, CF, PF, SF および ZF に影響を与える。

### [3] 減算命令

SUB ディスティネーション、ソース(減算):SUB は、ソースオペランドがディスティネーションオペランドから減じられ、結果がディスティネーションオペランドに入る。オペランドはバイト/ワードが可能で、AF, CF, OF, PF, SF および ZF に影響を与える。

**SBB ディスティネーション**, ソース (ボロー付き減算): **SBB** は,前の演算で生じたボローを考慮した減算で,もし **CF** がセットされているとさらに 1 減じる.この命令は 16 ビット以上の減算に使用される.

DEC ディスティネーション (1減少): DECは、ディスティネーションから




図 6・17 加算のためのASCII 補正





図 6・18 加算のための 10 進補正



1 減ずる. AF, OF, PF, SF および ZF に影響を与える.

NEG ディスティネーション (符号反転): NEG は, 0 からディスティネーションオペランドを減じ、結果をディスティネーションに入れる. これはその数の 2 の補数の作成を行う. AF, CF, OF, PF, SF および 2F に影響を与える.

**CMP ディスティネーション**、**ソース** (比較):**CMP** は、ディスティネーション からソースを減じ、その結果は返さず(不変)にフラグだけを更新する。この命令に続く条件ジャンプによりその結果を判定できる。**AF**, **CF**, **OF**, **PF**, **SF** および **ZF** に影響を与える。

AAS (ASCII Adjust for Subtraction): AASは、前の減算結果としてのこつの10 進アンパックのオペランドをASCIIコードに調整する。この場合のディスティネーションは AL レジスタとして指定されていなければならず、結果もアンパックの10 進数として AL に残る。AF および CF のみ更新する。OF, PF, SF および ZF は不定になる。

DAS ( $\underline{D}$ ecimal  $\underline{A}$ djust for  $\underline{S}$ ubtraction): DAS は、前の減算結果としての二つのパックされた 10 進オペランドの結果を補正する。ディスティネーションとしては AL を指定しなければならず、結果もパックされた 10 進ディジットのペアとして AL に残る。AF, CF, PF, SF および ZF に影響を与える。OF は不定になる。

### [4] 乗除算命令

MUL ソース(乗算): MULは、ソースオペランドとアキュムレータの符号なし乗算を実行する。ソースがバイトの場合はレジスタ ALとの間の乗算となり、結果は AH および ALに返される。ソースがワート値の場合はレジスタ AX との間で乗算され、結果は レジスタ DX および AXに返される。CF および OF は 結果の上位半分(バイト演算では AH、ワート演算では DX)が 0 でない場合にセットされ、AF、PF、SF および ZF は不定になる。

IMUL ソース(整数乗算): IMULは、ソースオペランドとアキュムレータの符号付き乗算を実行する。その他の動作はMULと同じである。結果の上位半分が、その結果の下位半分の符号拡張になっていない場合にCFおよびOFがセットされる。すなわち、CFおよびOFがセットされている場合は、AHまたはDXが結果






図 6・22 符号反転命令



区 0・20 几款的力



二つのアンパックの BCD 演算の結果としての AL を補正する.
 図 6・24 減算のための ASCII 補正




図 6・25 減算のための10進補正




図 6 • 26 乗算命令 Mnemonics © Intel, 1978

の上位ディジットを含んでいることを示す. AF, PF, SF および ZF は不定になる.

**AAM**(ASCII Adjust for Multiply): AAMは、前の乗算結果としての二つのアンパックの10進オペランドを補正する。調整される数値はAHおよびALから持ってこられ、結果もAHおよびALに返される。PF,SFおよびZFに影響を与え、AF,CFおよびOFは不定になる。

DIV ソース (除算): DIV は、アキュムレータの値をソースで割算する. ソースがバイトの場合は、被除数は AH および AL にあるものと仮定される. 結果としての商は ALに、余りは AHに返される. ソースがワード値の場合は、被除数は AX および DX と仮定され、商は AXに、余りは DX に返される. 結果がディスティネーションレジスタの範囲(バイトソースの場合 FFH、ワードソースの場合 FFFFH)を超えるとタイプ Oの割込みがかかり、結果は不定となる. AF, CF, OF, PF, SF および ZF は不定になる.

**IDIV ソース** (整数除算): IDIVは、Pキュムレータの内容をソースオペランドで符号付きの割算をする。動作は DIV に同じであるが、バイト除算の場合の商の正の最大値は + 127(7FH)、負の最小値は - 127(81H) となる。また、ワード除算では正が + 32767 (7FFFH)、負は - 32767 (8001H) である。商がこの範囲を超えるとタイプ 0 の割込みがかかり、結果は不定となる。AF、CF、PF、SF および ZF は不定になる。

AAD (ASCII Adjust for Division): AADは、二つのアンパックの10進オペランドを割算する前に、その商が有効なアンパックの10進数になるように AL 中の値の修正を行う。除算に先立ち AHを 0 にしておかなければならず、商は ALに、余りは AHに返され、ともに上位ニブルは 0 となる。PF、SF および ZFに影響を与え、AF、CF および OF は不定になる。

CBW (バイトからワードへの変換): CBW は、AL レジスタ中のバイトを AH レジスタを通じての符号拡張を行う. これはバイト除算の前に、ワードの被除数を作成するのに使われる. フラグへの影響はない.

CWD(ワードからダブルワードへの変換): CWDは、AXレジスタ中のワード値を、DXレジスタを通して符号拡張を行う. これはワード除算の前に、ダブルワードの被除数を作成するのに使われる. フラグへの影響はない.





図 6・27 乗算のための ASCII 補正






図 6・29 除算のための ASCII 補正




図 6・30 バイトからワードへの変換

図 6・31 ワードからダブルワードへの変換

# 6•4 ビット操作命令

ビット操作命令には論理演算、シフト、およびローテートがある.

NOT ディスティネーション: NOTは、バイトまたはワードオペランドをビットごとに反転させる.

**AND** ディスティネーション、ソース:ANDは、二つのオペランドの論理積を 実行し、結果をディスティネーションオペランドに返す。対応するビットがとも に1の場合に1、一方が0の場合は0になる。

OR ディスティネーション、ソース: OR は、二つのオペランドの論理和を実行し、結果をディスティネーションオペランドに返す。対応するビットのいずれか、あるいは両方が1のときに1になる。


**XOR ディスティネーション**, **ソース**: **XOR** は, 二つのオペランドの排他的論理和を実行し, 結果をディスティネーションオペランドに返す. 対応するビットが相反する場合に1, 同じ場合に0になる.


TEST ディスティネーション、ソース:TESTは、二つのオペランドの論理積を実行するが、結果は返さずにフラグだけを返す.二つのオペランドに対応するビットが存在する場合にフラグがセットされ、その後に続く JNZ 命令によりその結果の判定を行う.


**SHL/SAL ディスティネーション**, **カウント**(左論理シフト/左算術シフト): **SHL/SAL** は、ディスティネーションで指定されたバイト/ワードをカウントオペランドで指定されたビット数だけ左にシフトさせ、右側からは 0 が入り込む. この二つの命令は同じ動作を実行する.

SHR ディスティネーション、カウント (論理右シフト): SHR は、ディスティネーションオペランド中のビットをカウントオペランド中で指定されたビット数だけ右にシフトし、左側からは0がつまる.

**SAR ディスティネーション**, **カウント**(算術右シフト): **SAR**は, ディスティネーションオペランド中のビットをカウントオペランド中で指定されたビット数だけ右にシフトし, 最上位ビット(符号ビット)は左にシフトして保存される.








Mnemonics © Intel, 1978


**ROL ディスティネーション**, **カウント** (左回転): ROL は, ディスティネーションのバイトまたはワードを, カウントオペランドで指定されたビット数だけ左に回転する.

**ROR ディスティネーション**, **カウント** (右回転): ROR は, 右回転を行う以外, 動作は ROL と全く同じである.

**RCL ディスティネーション**, カウント (キャリーを通しての左回転): RCLは, キャリー (CF) が左回転のループの中に入り, ディスティネーションの上位から はみ出したビットは, 下位ビットから入り込む. それ以外の動作は ROL に同じである.

RCR ディスティネーション、カウント (キャリーを通しての右回転): RCR は、ビットが右回転になる以外は RCL と同じである.





# 6•5 ストリング命令

ストリング命令は命令の前に付加する1バイトのプリミティブと呼ばれる特殊な命令により、MOVE、COMPARE、SCAN等の動作を連続して実行させることができるもので、データのブロックムーブや特定のコードのサーチなどに有効である.

このストリング動作にはソースストリング側のセグメントレジスタとしてはデータセグメント (DS) が使用され、ディスティネーション側はエックストラセグメント (ES) にデフォルトとして決まっている (表  $2\cdot 1$  参照). そして、ストリング動作中にアドレスを順番に更新してゆくレジスタとしては、ソース側が SI、ディスティネーション側は DI レジスタとなっている。これらの使用法に関しては図  $6\cdot 44$  参照のこと。

ストリング命令では DF (ディレクションフラグ) が O または 1 のどちら に設定されているかにより、SI および DI の値を自動的に増/減させ、バイトストリングの場合は 1 ずつ、ワードの場合は 2 ずつ調整される。また、ストリング命令の繰返しの数をカウントするためには CX レジスタが使用され、1 回の実行ごとに 1 ずつ減じられる。したがって、ストリング動作に先立ち、CX に繰返し回数を設定する必要がある。

**REP/REPE/REPZ/REPNE/REPNZ**:以上5種類の命令は,その後に続くストリング命令の繰返しをコントロールするプリフィックスバイトである.

REP (繰返し)は、MOVS および STOS (後述)と結合して使用され、CX がOでない間、その動作を繰り返す.

REPE (等しい間繰返し) および REPZ (Oの間繰返し) は,類似した働きをし,CMPS および SCAS (後述)とともに使用される. REPNE (等しくない間繰返し) および REPNZ (Oでない間繰返し) も動作は前者とほぼ同じであるが,操返し動作に先立ち,前者は ZF をセットしておかなければならないのに対し,後者はそれをクリヤしておかなければならない点が異なる.

MOVS ディスティネーションストリング、ソースストリング:MOVS は、ソ




図 6・44 ストリング動作のフローチャート

ースストリング(SIで指定)からのバイトまたはワードをディスティネーションストリング(DIで指定)に転送し、SIおよびDIが次のストリング要素を指示するよう更新する。前述のREPプリフィックスとともに使用され、メモリ・メモリ間のブロック転送を実行する。

**MOVSB/MOVSW**: この命令は MOVS の代替となるもので、MOVの対象となるデータがバイトあるいはワードであることを明確に規定するものである. 動作は同じ.

CMPS ディスティネーションストリング、ソースストリング: CMPS (ストリングの比較)は、ソースストリングのバイト/ワードからディスティネーションのバイト/ワードを引算し、その結果に応じてフラグをセットし、SIおよびDIを次のストリング要素を指示するように更新する。この命令を実行するとAF,CF、OF,PF,SFおよびZFが影響され、その後に続く条件ジャンプの命令で大小の判定を行うことができる。また、前述のREPE/REPZおよびREPNE/REPNZと組み合わせて、連続したストリングの比較が可能で、各ストリング要素の一致または不一致の検出が可能である。

SCAS ディスティネーションストリング (ストリング走査): SCASは、DIでアドレスされるストリング要素を AL (バイトストリング) または AX (ワードストリング) の内容から引算し、その結果に応じて AF, CF, OF, PF, SF および ZF フラグを更新し、DIを次のストリング要素を指示するよう更新する. この命令は、REPE/REPZ および REPNE/REPNZ プリミティブと組み合わせて、アキュムレータの内容との一致/不一致のストリング要素を見つけるのに使用される.

LODS ソースストリング (ロードストリング): LODS は、SI でアドレスされたバイトまたはワードを AL または AX に転送し、SI をストリング中の次の要素を指すよう更新する、リピート動作はない、

**STOS ディスティネーションストリング** (ストアストリング): STOSは, DI によりアトレスされるストリング要素にバイトデータ AL またはワードデータ AX を転送し、DI を次のストリングロケーションのために更新する. この命令のリピート動作はストリングをある定数で満たすのに有効である.




図 6・45 ストリング命令一覧

表 6・3 ストリング動作におけるレジスタ/フラグの使用

レジスタ/フラグ	用。途
SI	ソースストリングのためのインデックス
DI	ディスティネーションストリングのためのインデックス
CX	繰返しカウンタ
AL/AX	。走査する値 。LODS のためのソース 。STOS のためのディスティネーション
DF	O:SI, DI の自動的インクリメント 1:SI, DI の自動的デクリメント
ZF	走査/比較のターミネータ

# 6•6 プログラム転送命令

プログラム転送命令は、CS および IP の内容を変えることによりプログラム の流れを変えるものであり、無条件転送,条件付き転送,繰返しコントロール、および割込みコントロール命令等がある.

**CALL プロセデュア名**: **CALL** は、返り先の情報をスタックにセーブして、サブルーチンに分岐する. **CALL** には次の4通りの場合がある.

- (1) **セグメント内直接 CALL**: SP を 2 減じて、IP をスタックにプッシュした後、CALL 命令のオペランドからのターゲットのプロセデュアに対する相対変位が、命令ポインタに加えられ、自己相対のサブルーチンコールを実行する.
- (2) **セグメント内間接 CALL**: SPを 2 減じ、IPをスタックにプッシュした後、ターゲットとなるプロセデュアのオフセットは、その命令で参照されるメモリまたはレジスタから得られ、IPを置き換えてコールする.
- (3) セグメント外直接 CALL: SPを 2 減じ、CS をスタックにセーブした後、その CS は命令中に含まれているセグメントで置き換えられる。次に、SP は再び 2 減じ、IP をスタックにセーブし、それは命令オペランド中のオフセットで置き換えられる。
- (4) **セグメント外間接 CALL**: SP を 2 減じ, CS をセーブした後, CS はその命令により参照されるダブルワードのメモリポインタの 2 番目のワードにより置き換えられる. 次に, SP は再び 2 減じ, IP をセーブした後, それは命令により参照されたダブルワードのポインタの最初のワードにより置き換えられ, コールを実行する.

### [1] 無条件転送命令

RET オプションの POP値:RET は、CALL で呼び出されたプロセデュアからの復帰で、CALL がセグメント内 (NEAR) か、セグメント外 (FAR) かにより 2 通りがある。RET は、TOS (スタックの先頭) にあるワードを IPにポップし、SPを 2 増加する。もしセグメント外 RET の場合は、スタックの新しい先頭にあるワードが CS レジスタ中にポップされ、SP は再び 2 増加される。また




図 6・46 セグメント内直接コール/ジャンプ (1)




図 6・47 セグメント内間接コール/ジャンプ (2)

オプションの POP 値が指定されている場合は、その値を SP に加える.

JMP ターゲット: JMP は、無条件ジャンプで、CALLと同様にセグメント内/外および直接/間接の4種類の組合せがある。セグメント内直接ジャンプはJMP 命令からのターゲットの相対変位を加えることにより IP を変化させ、ジャンプする。ターゲットがそのJMP 命令から+127 および-128 バイト以内の場合は、アセンブラは自動的に判断して、SHORT JMP と呼ばれる2 バイトのコードを発生する。それ以外の場合は NEAR JMP となり、±32 K バイトのジャンプが可能である。このジャンプは自己相対で、コードの位置に影響されないリロケータブルなプログラミングができる。

セグメント内間接ジャンプは、メモリまたはレジスタを通して間接的に行われる. これらの場合は、メモリまたはレジスタの内容が IP と置き換わる. セグメント外直接ジャンプは、命令のオペランドに含まれる値が IP および CS と置換される. セグメント外間接ジャンプはメモリを通して行われ、その命令により参照されるダブルワードのポインタの最初のワードが IP を、2 番目のワードがCS を置換することによりジャンプを実行する.

- [2] 条件付き転送命令 条件付き転送は、この命令に先立ち実行されたプログラムにより変化した CPU のフラグを調べ、その条件が"真"の場合は、その命令で指定されたアドレスに分岐し、"偽"の場合はその命令の次にコントロールが移される。すべての条件ジャンプは SHORT で、その命令から+127 および-128 バイト以内である。これらの命令の一覧表を表 6・4 に示す。
- [3] 繰返しコントロール 繰返しコントロールは、ソフトウェアの繰返しループを可能にするもので、CX レジスタをそのカウンタとして使用する. この繰返し命令は自己相対で、その命令から+127 および-128 以内でなければならない.

LOOP ショートラベル: LOOP は、CX を 1 減じて、CX が 0 でない場合は、コントロールを指定のアドレスに移し、さもない場合は LOOP の後の命令を実行する.

LOOPE/LOOPZ ショートラベル (等しいかあるいはOOBIU): LOOPE/LOOPZ は, CX & 1 減じて, CX & 0 で なく, そしてゼロフラグがセットされた場




図 6・48 セグメント外直接コール/ジャンプ (3)




図 6・49 条件付きジャンプのフロー

合にコントロールを指定のアドレスに移し、そうでない場合は、その命令の次の 命令を実行する.

**LOOPNE/LOOPNZショートラベル:LOOPNE/LOOPNZ**は,条件が逆になった以外は,基本的な動作は前の命令と同じである.

 $\mathbf{JCXZ}$  ショートラベル( $\mathbf{CX}$  が  $\mathbf{0}$  の場合にジャンプ): $\mathbf{JCXZ}$  は, $\mathbf{CX}$  が  $\mathbf{0}$  の場合に指定のアドレスにジャンプする.

[4] **割込み命令** 割込み命令は、ハード的な割込みのほかにプログラムにより割込み処理ルーチンの起動が可能である。この場合の動作はハードウェアによるものとほぼ同じであるが、ソフトウェアによる場合は割込みアクノレージバスサイクルが実行されない点が異なっている。

INT 割込みタイプ: INT は、オペランドの割込みタイプにより指定される割込みプロセデュアを活性化する. INT は、スタックポインタを 2 減じ、フラグをスタックにプッシュし、そしてシングルステップおよびマスカブル割込みを禁止するためにトラップおよび割込みイネーブルフラグをクリヤする. 次に、SPを再び 2 減じ、CS レジスタをスタックにプッシュする. 割込みポインタのアドレスは 8259A から受け取った割込みタイプに 4 を掛けることによって計算され、割込みポインタの 2 番目のワードは CS を置換する. SP をさらに 2 減じ、IP をスタックにプッシュした後、IP は割込みポインタの最初のワードで置き換えられる. このソフトウェア割込みは、オペレーティングシステムからのサービス要求としての "スーパーバイザコール"として使用することができる.

INTO (オーバフロー割込み): INTO は、演算結果としてオーバフローフラグがセットされた場合にソフトウェアの割込みを発生し、そうでない場合は割込みを発生せずにそのまま次の命令へ進む. INTO は、割込みポインタテーブルの10Hを通じて割込みプロセデュアにコントロールを移す.

IRET (割込みからの復帰): IRET は, IP, CS およびフラグをスタックからポップした後,割込みの発生した点の次の命令にコントロールを移す.割込みプロセデュアからの復帰にはすべて, IRET を使用しなければならない.




図 6・50 割込み処理シーケンス

表	$6 \cdot 4$	条件付	きジャ	ンプ一覧表
---	-------------	-----	-----	-------

命令ニーモニック	テスト条件	**************************************
JA/JNBE	(CF またはZF)=0	以上/以下でなく,等しくもない
JAE/JNB	CF = 0	以上または等しい/以下でない
JB/JNAE	CF=1	以下/以上でなく,等しくもない
JBE/JNA	(CF またはZF)=1	以下または等しい/以上でない
JC	CF=1	キャリー
JE/JZ	ZF=1	等しい/ゼロ
JG/JNLE	((SF XOR OF) # t (# ZF)=0	より大きい/より小さくなく,等しくもない
JGE/JNL	(SF XOR OF)=0	より大きいか,等しい/より小さくない
JL/JNGE	(SF XOR OF)=1	より小さい/より大きくはなく, 等しくもない
JLE/JNG	((SF XOR OF)OR ZF)=1	より小さいか等しい/より大きくない
JNC	CF=0	キャリーなし
JNE/JNZ	<b>ZF</b> = 0	等しくない/ゼロでない
JNO	OF=0	オーバフローなし
JNP/JPO	<b>PF</b> = 0	パリティなし/奇数パリティ
JNS	SF=0	符号なし (正)
JO	OF = 1	オーバフロー
JP/JPE	PF=1	パリティ/偶数パリティ
JS	SF=1	符号あり(負)

SIにより指定されるメモリブロックを DI で指定されるメモリブロックに連続して転送する。




図 6・51 ストリング動作によるブロックムーブの例




図 6・52 ストリングプリミティブによる LOOP 動作例

### 6.7 プロセッサコントロール命令

W. 35 M X 55 X 75 W. 35 M X 5

この一連の命令は、CPU フラグのコントロール、および CPU を外部事象に同期させるのに使用される。

CLC (クリヤキャリーフラグ):CLC は、キャリーフラグ (CF) を クリヤ する、他のフラグへの影響はない。

 $\mathbf{CMC}($ コンプリメントキャリーフラグ): $\mathbf{CMC}$  は、キャリーフラグの状態を反転させる。他のフラグへの影響はない。

STC (セットキャリーフラグ): STC は、キャリーフラグを 1 にセットする. 他のフラグへの影響はない.

CLD(クリヤディレクションフラグ): CLDは、ディレクションフラグ(DF) を Oにセットし、ストリング命令の場合に、インデックスレジスタ SI および DI を 自動的に 増加する状態にする.

STD(セットディレクションフラグ): STDは、ディレクションフラグを1にセットし、ストリング動作の場合に、インデックスレジスタ SI および DI を自動的に減少させる状態にする.

**CLI**(クリヤ割込みイネーブルフラグ):割込みイネーブルフラグ(**IF**)を**O**にし、**INTR**(マスカブル割込み)からの割込みを禁止する.**NMI**(ノンマスカブル割込み)は禁止にならず、ソフトウェア割込みとして扱われる.

HLT (ホルト): HLT は、CPU をホルト状態にする. リセット または外部割込みがかかってくるまで中断の状態になる.

**WAIT**: CPU の TEST 端子がアクティブ(0) でない間待ち状態.

ESC 外部 OP コード、ソース: マルチ CPU システムにおいて、外部プロセッサ (8087等) が命令コード、メモリオペランドを 8086/8088 から受け取る機能を提供、外部プロセッサはシステムバスを監視し、ESC がフェッチされたときこの OP コードをとらえ、8086 CPU がメモリからメモリオペランドを読み出したときそれを横取りする  $(12\cdot1~$ 節).

LOCK: 1 バイトのプリフィックスで,8086/8088 (マキシマムモード) が次の

命令の実行中にバスロック信号を出す原因になる.

NOP(ノーオペレーション): CPUが何もせず次の命令に移行する.

メモリ参照命令では、その命令の実行時間に、実効アドレス(EA;実際のメモリを指定するアドレス値)算出時間を加えたものがその命令の実際の実行時間となる.以下にその一覧表を示す.

実効アドレス算出要素	記号表示	クロック数
ディスプレースメントのみ	DISP	6
ベースまたはインデックスのみ	(BX, BP, SI, DI)	5
ベースまたはインデックス+デ ィスプレースメント	(BX, BP, SI, DI) +DISP	9
	BP+DI, BX+SI	7
ベース+インデックス	BP+SI, BX+DI	8
ペース+インデックス+ディス	BP+DI+DISP BX+SI+DISP	11
プレースメント	BP+SI+DISP BX+DI+DISP	12

# **て。** アドレッシングモード

8086 のアドレッシングのおのおのについて解説する. レジスタを通じての間接アドレッシング, および命令中のディスプレースメントとの組合せによる相対アトレッシングの種々の組合せが可能である. また, インデックスレジスタは特定な命令と組み合わされて, ストリング動作などの強力なデータ処理機能を提供する.

## 7•1 レジスタおよび直接オペランド

レジスタに対する指定は、命令の中に直接エンコードされた形で組み込まれているので、その動作にはバスサイクルを必要としない。そして、処理はすべてCPU内部だけで行われるので命令がコンパクトになり、実行時間も短い。レジスタはソースおよびディスティネーションオペランドになることができ、両方ともレジスタであることも可能である。

イメディエート(直接)オペランドというのは命令中に含まれている定数データで、その値としては8または16ビットが可能である。このイメディエートデータもレジスタの場合と同様に、命令キューの中から直接持ってくることができ、バスサイクルを必要としないため、高速の実行ができ、この場合は当然のことながらソースオペランドだけである。

表 7・1 汎用レジスタの暗黙の使用

レジスタ	100 作
ΑX	ワード乗算、ワード除算 ワード I/O
AL	バイト乗算, バイト除算 バイト I/O, 翻訳, 10 進演算
AH	バイト乗算, バイト除算
вх	制源
CX	ストリング動作、ループ動作
CL	可変シフトおよび回転
DX	ワード乗算, ワード除算 間接 I/O
SP	スタック動作
SI	ストリング動作
DI	ストリング動作

## 7.2 メモリアドレッシングモード

メモリオペランドの動作はバスを通じて CPU との間で転送しなければならないので、そのメモリアドレス指定のため命令は長くなり実行時間も長くかかる.

HERRICH REMEDIATION OF THE PROPERTY OF THE PRO

実行ユニット(EU)は、メモリオペランドのリード/ライトが必要になると、BIUにアドレスのためのオフセット値(変位)を送り、それにセグメントレジスタの内容を加算して20ビットのアドレスを発生し、その指定されたメモリオペランドをアクセスするバスサイクルを実行する.

[1] 実効アドレス EU がメモリオペランドをアドレスするために計算するオフセットは実効アドレス(EA)と呼ばれ、符号なしの16 ビット数で、その命令が含まれるセグメントの始まりからの距離を表している. EU が実効アドレスを算出するのにはいくつかの方法があり、その指定は命令中の第2番目のバイト中にエンコードされて含まれている.

図7・1 に EU が EA を算出する系統図を示す. これらの要素の組合せにより 8086/8088 の多彩なアドレッシングモードが可能である. この場合のディスプレースメント (変位) は命令中に含まれ,8 または16 ビットが可能で,プログラム中のオペランド名 (変数またはラベル)の位置 (アドレス) に由来する.

また、BX および BP が EA を算出する場合のベースレジスタとして指定でき、同様に SI および DI はインデックスレジスタとしての使用が可能である.このベースおよびインデックスレジスタの内容はプログラム実行中に変更できるので、それによって異なったメモリロケーションをアクセスすることができる.

### [2] メモリアドレッシング

- (a) 直接アドレッシング 直接アドレッシングは、図7・2に示すように、 その実効アドレスは命令のディスプレースメント部分から直接持ってくる.この 直接アドレスは簡単な変数のアクセス等におもに使用される.
- (**b**) **レジスタ間接アドレッシング** 図 **7・3** に示すように、メモリオペランドの実効アドレスは、ベースレジスタまたはインデックスレジスタのうちの一つから直接持ってくる. **LEA** および算述演算命令がこのレジスタ値の変更に使用




図 7・1 メモリアドレスの計算




図 7・2 直接アドレッシング

される. すべての16ビット汎用レジスタがレジスタ間接アドレッシングに使用可能である.

(c) ベースを持ったアドレッシング ベースを持ったアドレッシングの実効アドレスは図7・4に示すようにディスプレースメント値とBX または BP レジスタの内容との和になる. ベースレジスタとして BP を指定すると, BIU はそのオペラントを現在のスタックセグメントから持ってくるので, スタックのデータをアクセスするための非常に便利な方法を提供する. また, このベースを持ったアドレッ




図 7・3 レジスタ間接アドレッシング





図 7・4 ベースを持ったアドレッシング

#### フ アドレッシングモード

シングを使ってメモリ中の異なった場所に位置するストラクチャをアドレスする例を図7・5に示す.ストラクチャのベースはベースレジスタで指示し、各要素はそのベースからのディスプレースメントで示される.したがって、同じストラクチャ中の別のデータはそのベースレジスタを変えてアクセス可能である.

- (**d**) **インデックスアドレッシング** この場合の実効アドレスは、ディスプレースメントとインデックスレジスタ(SIまたは DI)の和から計算される.このインデックスアドレッシングは、図 7・7 に示すように配列のアドレッシングに使用され、ディスプレースメントでその配列の始まりを示し、インデックスレジスタの値でそのおのおのの要素を指定する.
- (e) ベースを持ったインデックスアドレッシング これは、図7・8 に示すようにベースレジスタ、インデックスレジスタおよびディスプレースメントの和から実効アドレスを算出するものである。ベースを持ったインデックスアドレッシングは、プロセデュアがスタック上に位置する配列をアドレスするための便利な方法を提供する。BP レジスタは、そのスタック上の基準点のアドレス(通常、そのプロセデュアがレジスタをセーブし、ローカルストレージを割り当てた後のスタックの先頭)を含み、その点からの配列の始まりのアドレスはディスプレースメントの値により表される。そして、インデックスレジスタは個々の配列要素をアクセスするのに使用される(図7・9)。また、ストラクチャやマトリクス中に含まれる配列も、このベースを持ったインデックスアドレッシングでアクセス可能である。
- (f) ストリングアドレッシング ストリング命令は、そのオペランドをアクセスするのに普通のメモリアドレッシングモードは使用せずに、図 $7\cdot10$  のように暗黙のうちにインデックスレジスタを使用する。そしてこの場合、SI がソースストリングの最初のバイトまたはワードを、DI はそのディスティネーションストリングの最初を指示しているものと仮定している。連続したストリング動作の場合には、CPU が自動的にSI および DI の値を調整 (増/減) する。



OPコード MOD R/M ディスプレースメント
以下のレジスタのいずれか
SI
DI
実効アドレス

図 7・6 インデックスアドレッシング




図 7.7 インデックスアドレッシングによる配列のアクセス




図 7・8 ベースを持ったインデックスアドレッシング

#### フ アドレッシングモード




図 7・9 ベースを持ったインデックスアドレッシングによるスタック配列のアクセス




図 7・10 ストリングオペランドアドレッシング

#### 命令中のアドレッシングモードの記述例

```
ADD
       AX, BX
                          ; REGISTER - REGISTER
ADD
       AL, 5
                          ; REGISTER - IMMEDIATE
ADD
       CX, ALPHA
                          ; REGISTER - MEMORY (DIRECT)
                          ; MEMORY (DIRECT) ← IMMEDIATE
ADD
       ALPHA, 6
ADD
       ALPHA, DX
                          ; MEMORY (DIRECT) - REGISTER
ADD
       BL, [BX]
                           ; REGISTER - MEMORY (REGISTER INDIRECT)
                           ; MEMORY (REGISTER INDIRECT) ← IMMEDIATE
ADD
       [SI], BH
ADD
                           ; MEMORY (BASED) - REGISTER
       [BP].ALPHA, AH
                           ; REGISTER - MEMORY (INDEXED)
ADD
       CX, ALPHA [SI]
ADD
       ALPHA [DI+2], 10
                           ; MEMORY (INDEXED) ← IMMEDIATE
ADD
       [BX].ALPHA [SI], AL
                           ; MEMORY (BASED INDEXED) - REGISTER
ADD
       SI, [BP+4] [DI]
                           ; REGISTER - MEMORY (BASED INDEXED)
                           ; DIRECT PORT
IN
       AL, 30
       DX, AX
OUT
                           ; INDIRECT PORT
```

## **8.** システムの構成

8086 ファミリチップを使用してシステムを構成する場合のバス構成およびそのタイミングなどについて述べ、IEEE-796 バス (インテルマルチバス) との関連について記述している. また,8087 (高速演算プロセッサ) および 8089 (I/O プロセッサ) との組合せによるマルチプロセッサについても解説する.

#### 8・1 8086 システムの構成―ローカルバスとシステムバス

용화가 얼마를 가 올라도 얼마를 못하고 있다고 말하는 것은 것은 것은 것이다.

경험하다 가는 것 같아요. 얼마나는 얼마나는 얼마나 얼마나 얼마가 사람들이 되었다. 그는 얼마나는 얼마나는 얼마나 없는 그리다 살아 먹었다.

8086/8088 をミニマムモードで使用する場合は従来の8 ビットの CPU のようにスタンドアローンとしての使用が主になるが、マキシマムモードで使用する場合には、一つのシステムで複数の CPU に処理を分散するいわゆるマルチ CPU の構成が可能になる。その複数の CPU のバス使用をコントロールするためのバスアービタ等のサポートチップ (8288/8289) により IEEE-796 バス(インテルマルチバス) と互換性のあるシステムを構成することができる。

マルチマスタシステムのブロック図は、図 8・1 に示すように、二つのバス、すなわちマルチマスタローカルバスとシステムバスから成り、これらはバスコントローラおよびラッチにより分離されている。ローカルバスには8086/8088 CPUのほかに高速演算用コ・プロセッサ 8087 や、必要に応じて複数個の I/O プロセッサ 8089 等がその内部バスだけでなく、同一のクロック、バスコントローラ、アドレスラッチおよびトランシーバも共用できる。そして、8289 バスアービタによってそのバスの使用が管理され、各マスタは共用のラッチおよびトランシーバを介してシステムバスに接続される。また、図 8・2 のように、別の I/O 用ラッチ/トランシーバを設けることにより、マスタがメモリをアクセスする場合はマルチマスタシステムバスを使用し、I/O コマンドの場合には専用の I/O バスを使用するように構成できる。この場合、8089 のような I/O に関係したプログラムはこの専用 I/O バスに接続され、8089 によるシステムバス使用を大幅に減らし、この間システムバスは他の CPU に解放され、二つの CPU は並列動作が可能になる・

以上のシステムにさらに8288 バスコントローラを追加することにより、アドレス空間をシステムと常駐部分に分割でき、CPUのシステムバス使用を最小にして、それ自身のアトレス空間を走れるようになっている。このように構成することにより、他の CPU はこの常駐部分の専用メモリのアクセスはできないので、通常この部分に置かれる OS のプログラムコードおよびデータは、他のプロセッサのプログラムエラーから保護される。また、8289 をさらにこれに追加することにより、この常駐バスは別のマルチマスタシステムバスになる。





図 8・1 一般的な 8086 ファミリのバス構造



103

## 8・2 8086/8088 のバスタイミング

등 공통 등 경기를 즐겁는 것 같아. 용사를 보고 말을 받는 것 같아 중사를 가게 되었다.

원물물용공사용되는 왕보는 남동 그림은 왕인 왕은 남동 사용의 성용 기업을 가장 모든 것이 되었다.

8086 のタイムチャートを図 8・3 (リードサイクル) と図 8・4 (ライトサイクル) に示す.標準の 8086 は 5 MHz のクロックで動作し,1 バスサイクルは  $T_1 \sim T_4$  の四つのステートから成っている.リードサイクルの場合の動作は,まず, $T_1$  の 始めからアドレス  $AD_0 \sim AD_{15}$  および  $A_{16} \sim A_{19}$  が出力され,それと同時に ALE (アドレスラッチイネーブル) が出され,これらのアドレスを外付けのラッチ 回路 にラッチする.アドレスの  $A_0 \sim A_{15}$  はデータと,また  $A_{16} \sim A_{19}$  は状態情報 ( $S_3 \sim S_7$ ) と共用で,時間的に切り換えて使用しているのでこのラッチが必要となる.また,そのバスサイクルがメモリに関係したものか,I/O 関連の命令かを示す  $M/\overline{IO}$  (8088 の場合 は $IO/\overline{M}$ )という信号を全バスサイクルにわたり出力し,後から出される  $\overline{RD}$  信号との組合せで,メモリリード  $\overline{MEMR}$  または I/Oリード  $\overline{IOR}$  の信号を作成する.

また、システムを構成する双方向性バスバッファ(8286/8287)のデータ方向(リード動作/ライト動作)切換えのための  $DT/\overline{R}$  と、リード/ライト動作時だけバスに接続するようコントロールするための信号  $\overline{DEN}$ (データイネーブル)が供給されており、システムの構成を容易にしている。リード動作の場合は、以上の信号が揃い、 $\overline{RD}$  が出ると選ばれたメモリまたは I/O のデータが  $AD_0 \sim AD_{15}$  上に現れ、CPU に読み取られ、その後  $T_4$  ステートでそのバスサイクルを完了する。データバスは  $T_2$  ステートの中間から  $T_3$  ステートにかけて、読込み用のバス切換えのために、フローティングの状態が存在する。

ライトサイクルでもほぼ同じ、ただ  $DT/\overline{R}$  の極性がリードの場合の逆になり, $\overline{DEN}$  がライトタイミングのマージンのため広くなる。以上の信号とアドレスのラッチ後, $\overline{WR}$  信号が出てバス上のデータが選ばれたメモリまたは I/O に書き込まれる。8088 の場合は,データバスが 8 ビットであることから,アドレスと共用になるのは  $AD_0 \sim AD_7$  までで,あとの  $A_8 \sim A_{15}$  は全バスサイクル中連続して出力されるのでラッチの必要はない。また,注意を要するのは,メモリと I/O 動作の切換え信号が 8088 の場合は  $IO/\overline{M}$  になり,8086 とは逆である。




図 8·3 8086 の READ バスサイクル




図 8・4 8086WRITE バスサイクル

## 8・3 マルチプロセシング

マイクロコンピュータの価格が急激に下がってきたので、従来は一つのCPUが全システムの処理をすべて行っていたものを、複数のCPUを使用してその仕事を分担させるようになってきた。この場合、各CPUはデータの相互の受渡しや、共通バスの使用時などのほかは独立して自分に分担された仕事を並列処理できるので、システム全体のスループットは大幅に向上する。図8・5のマルチプロセッサシステムではI/O関係の処理はすべて8089 IOPに任せ、8086 はシステム全体の管理と演算処理等を担当する。8086/8088 では、このマルチプロセシングのための考慮が、ハード/ソフト面から行われている。

次に、このマルチプロセシングで使用されるいくつかの機能について述べる.

- [1] リクエスト/グラント  $(\overline{RQ}/\overline{GT})$  機能 8086/8088 をマキシマムモードで使用すると,ミニマムモードの場合の HOLD/HOLDA に相当する信号として,2 チャネルの  $\overline{RQ}/\overline{GT}$  という端子が用意されており,複数の CPU によるローカルバスの共用を可能にする.この  $\overline{RQ}/\overline{GT}$  端子は双方向性の制御線になっており,ハンドシェーク動作により,リクエスト(要求),グラント(許可)およびリリース(解放)の三つのシーケンスを実行する.まずバス使用を要求するプロセッサが  $\overline{RQ}/\overline{GT}$  線にパルスを送ると,メイン CPU は HOLD 状態に入ったことを示すためのパルスを同一線上に返し,バスを解放する.BIU はこの期間バスから切り離されるが,EU はその後バスの使用を要求する命令が出るまで今までの仕事の実行を継続する.最後にその要求中のプロセッサのバス使用が終了すると,それを知らせるためのパルスをメイン CPU に送り,メイン CPU は再びバスの使用権を得る. $\overline{RQ}/\overline{GT_0}$  は  $\overline{RQ}/\overline{GT_1}$  より優先度が高く,同時に起こった場合は 0 のほうが優先される.
- [2] バスロック機能 バスロックは8289 バスアービタとともに使用され、命令の前に付加されるロックプリフィックスという1 バイトの命令により、その命令の実行中はそのシステムバスの使用を保証するというものである. EU がロックプリフィックスをデコードすると、BIU にその後のクロックサイクルの間LOCK





図 8・5 8086/8089 マルチプロセッサシステム



\* Bの結果が必要になるまで他の仕事を継続

図 8・6 マルチプロセッサシステムにおける ESC の使用

#### 8 システムの構成

信号を出すよう知らせ、この信号はその命令の実行が終了するまでアクティブになっており、他の CPU のバスの使用を禁止する. この機能はソフトウェアコントロールが可能である.

- [3] WAIT/TEST WAIT 命令と TEST 信号は対になっており、EU がWAIT 命令を実行したときに、TEST 端子がアクティブでない(HIGH)の場合は、CPUはアイドル状態となり5クロック間隔でその TEST 端子をテストする. TEST 端子がアクティブ (LOW) になると次の命令に実行を移す. これは TEST 信号を使い外部事象との同期を可能にする.
- [4] エスケープ機能 ESC 命令は8087 のようなコ・プロセッサが、8086 のプログラムから命令やオペランドを受け取ることを可能にする。前述のWAIT/TEST と組み合わせて、Aプロセッサの出したESC 命令をBプロセッサが受け取り、要求された演算ルーチンを起動する。プロセッサ A はそのまま後の処理を続行し、結果が必要になるとWAIT 命令を実行し、TEST 端子をチェックし、それが上がってくると、その結果の準備ができたということで、メモリ中にあるその演算結果をもらって、後の処理を続行する。

## 8•4 マルチバスのアーキテクチャ

マルチバスはインテル社の1ボードコンピュータ SBC シリーズで採用されているマイクロコンピュータ用の標準バスで、IEEE-796 として広く使用されている.8086をマキシマムモードとし、8288 バスコントローラと8289 バスアービタを組み合わせるとマルチバスと互換性のあるシステム構成が可能になる。マルチバス上の各モジュールはマスタまたはスレーブとして設計されており、通常マスタがバスの使用権を持ち、データの転送等を始動し、スレーブはその動作の対象となる。マルチバスは8ビットまたは16ビットのマスタ/スレーブの混在が可能で、16本の双方向性データバス、20本のアドレス線、8本の割込み線および数本のコントロール線より構成される。マルチバスの信号の一覧表は付録を参照されたい。

マルチバスではデータバスを8ビット/16ビット両方に使用でき、図8・7に示すように、16ビットの場合の高位奇数アドレスバイトをデータバスの下位8ビットに切り換えるための回路が付加されている.

共通の割込み線は  $INT_{0\sim7}$  の 8 本があり,スレーブ CPU からの割込み要求を ワイヤードオアして,マスタ CPU ボード上のプログラマブル割込みコントローラ (8259A) の割込み要求ラインに接続する.また,割込みコントロールの他の構成 法として,スレーブ CPU にスレーブの 8259A が搭載されている場合があり,データバスを通じて割込みベクタアドレスをマスタ CPU へ伝送する.この場合の動作は 8259A のマスタ/スレーブ動作と同じである.

次に、一つのシステムに複数のマスタが存在するいわゆるマルチマスタ動作の場合は、その各マスタのマルチバスを使用する優先準位の決定方法には直列優先方式と並列優先方式の二つがある。直列優先方式は、いわゆるディジィチェーン接続で、図8.8のようにアクティブローの二つの信号 $\overline{BPRN}$ (バスプライオリティイン)と $\overline{BPRO}$ (バスプライオリティアウト)により、優先度の最も高いものの $\overline{BPRN}$ をGNDに接続し、以下は接続順序により順位が決まる。優先準位の高いものがバスを使用中は、その $\overline{BPRO}$ 出力をハイとして、それ以下のもののバ

#### 8 システムの構成

ス使用を禁止する.並列優先方式は、各マスタからの要求を優先エンコーダ/デコーダによりその順位を判定し、要求中の最高位のものの BPRN をローにする.




図 8・7 8/16 ビットバス切換えドライバ回路




図 8・8 直列優先接続

#### 8 システムの構成




図 8・9 並列優先接続

16 ビット CPU になるとそれに接続される I/O 装置も、各種ターミナルやコントローラ、フロッピーディスク/ハートディスクコントローラなど 多種 多様になってくるので、ソフトウェア体系も含めてその I/O システムを階層構造の構成にするのが望ましい。

たとえば、ユーザのアプリケーションモジュールがディスクファイルを読む場合に、そのファイルがディスク上のどこに位置しているかとか、そのディスクセクタのサイズがどれだけであるかなどを知る必要はなく、単にそのファイルシステムプロセデュア(サブルーチン)をコールすることにより、一連のファイルに関係したコマンド(OPEN、CLOSE、READ、WRITE)を実行する.

そのファイルシステムは、次にその下のレベルの I/O スーパーバイザ中のプロセデュアをコールし、この I/O スーパーバイザが最初のアプリケーションモジュール中の I/O 要求と、最低位のモジュール(I/O ドライバ)によりコントロールされるI/O 装置との間の橋渡し役を行う。

このスーパーバイザでは、異なった種類の装置のためには別々のモジュールが用意され、またその装置に依存するコートもそのモジュール中に含まれる。また、実際に最終のI/O装置のコントロールを行うモジュールは最低位のレベルで、その装置特有のコントロールプログラムを含んでおり、この部分は個々の装置に対して用意されなければならないプログラムである。

## 🗣 。 周辺ファミリチップ

8086 のシステムを構成する周辺ファミリチップ のおのおのについて記述している。ここでは特に 8086 用に開発されたものだけを掲げ、従来の80 用のものは載せていないが、タイミングなど使用 法は特に変わっているところはなく、そのまま使 用できる。ただし、ものによってはウエイトの必要なものもあるので注意を要する。

## 9·1 クロックジェネレータ (8284A)

**クロックジェネレータ 8284A** は 8086/8088/8089 用の基準クロックの発振回路で、外付けの水晶振動子または外部クロックに同期したクロックを発生する. 水晶発振回路の出力は内部で1/3 に分周され CPU のクロックになるので、5MHz 動作の場合には 15MHz の水晶振動子が使用される.

また、同じシステム中で使用される周辺チップに供給するためのクロックは、この CPU に供給するクロックをさらに 1/2 に分周して使用している.

図  $9\cdot 1$  に示すブロック図で  $\mathbf{EFI}$  は外部クロックで, $\mathbf{F}/\mathbf{C}$  により内部クロック との切換えを行い,どちらかを選択する。また,1 システム中でいくつかのクロック を使用する場合に,それらを同期させるための  $\mathbf{CSYNC}$  という端子があり,他の クロックとの同期がとれるようになっている。

その他の付属回路としてシュミットトリガ回路内蔵のシステムリセット回路があり、CPUだけでなく、システム全体のために、クロックの復縁に同期したリセット信号を発生する.

また、二つのマルチマスタシステムバスを適合させるための二つの READY 信号(RDY<sub>1</sub> および RDY<sub>2</sub>)があり、それぞれ  $\overline{AE_1}$ 、 $\overline{AE_2}$  でゲートされている。この READY 入力(CPU への)の立上りは RDY のセットアップとホールド時間の規格を満足させるためにクロックに同期させる必要がある。 READY の立下りはクロックに同期している必要はないが、確実なシステム動作という観点からは同期していることが望ましい。 8284A の READY 回路は、これらの要求を満足している。

また、発振回路では、オーバトーン用クリスタルによる発振用の TNK (タンク回路) 端子があり、外付けの LC タンク回路により第3高調波による発振が可能になっているが、通常はこのような使用はしない。




図 9·1 8284 Aクロックジェネレータ




図 9・2 WAIT タイミング


#### 9•2 8 ビットラッチバッファと 8 ビット双方向性バストランシーバ

[1] 8 ビットラッチバッファ(8282/8283) 8086/8088 のアドレス のラッチ および バッファ用として 8 ビットラッチ バッファ 8282/8283 がある。8282 はノンイン バーティング, 8283 はイン バーティングで, ともに 3 ステート出力になっている。

動作は STB 信号が HIGH になると  $DI_0 \sim DI_7$  の入力がラッチ内に入り,HIGH から LOW への立下りで,ラッチされる.通常, $DI_0 \sim DI_7$  はアドレスの  $AD_0 \sim AD_{15}$ (8088 の場合は  $AD_7$ )または  $A_{16} \sim A_{19}$  で,STB 信号としては ALE を使用し,アドレスのラッチを行う. $\overline{OE}$  は出力イネーブルのコントロール端子で LOW のときにラッチされているデータが出力  $D_0 \sim D_7$  に現れる.直流特性としては LOW の場合のシンク電流は 32mA,HIGH の場合の出力電流は最大で -5mAである.

[2] 8 ビット双方向性バストランシーバ (8286/8287) 8086/8088 のマルチプレクスされたバスのドライブ能力はシンク電流 2 mA および負荷容量 100pF までと規定されており、これは通常 2 ~ 3 の周辺チップと 2 ~ 4 個のメモリチップの構成でこの限度となるので、かなり小さいミニマムシステムの構成以外は、データバスに双方向性のバスバッファを挿入しなければならない。この用途のための 8 ビットのトランシーバとしてノンインバーティングの 8286 およびインバーティングの 8287 がある。

動作はバスの方向を切り換えるための T 端子があり,これが HIGH のときは F-9が  $A \rightarrow B$  へ,LOW のときは  $B \rightarrow A$  の方向となる.ここの端子には 8086/8088 から供給される DT/R の信号を接続する.そして,出力コントロールのための  $\overline{OE}$  端子があり,これが LOW のとき,このバッファはアクティブとなり,HIGH になると 3 ステートとなる.この端子は通常 CPU から供給される  $\overline{DEN}$  (データイネーブル)を接続する.これらのバッファを挿入することによりシステムバス側は 32mA/300pF まで拡張され,CPU とのインタフェース側は 10mA/100pF までドライブが可能になる.



8286 8287  $A_0 \square 1$ 20 \ V cc  $A_1 \square 2$ 19□B<sub>0</sub> (~)  $A_2 \square 3$ 18 B<sub>1</sub>  $(B_0)$  $\overline{\overline{B_0}}$  $A_3 \square 4$ 17 B A₄□5 16 □B<sub>3</sub> 8286 B<sub>i</sub> A B (A<sub>1</sub>  $A_5 \square 6$ 15 DB4  $A_6 \square 7$ 14 B5  $\overline{B_i}$ A7 28 13 B6 OE ☐9 12 B7  $\overline{\overline{B}_{1}}$ 11bT GNL 10 (B<sub>i</sub>) (A<sub>2</sub>) (A<sub>5</sub>) B, As 20 \( \mathbf{V}\_{CC} \)  $A_0 \square 1$ (B) B (4) 19□B<sub>0</sub>  $A_1 \square 2$ (A) B<sub>7</sub> B<sub>7</sub> 18 | B<sub>1</sub> 17 | B<sub>2</sub>  $A_2 \square 3$  $A_3 \square 4$ A₄ □ 5 16 B 8287 15 B A<sub>5</sub> □6 OE A6 7 14 B<sub>5</sub> 13 B<sub>6</sub> T A7 28 OE□9 12 B7 11| т GNDD10

図 9・4 8286/8287 オクタルバストランシーバ

### 9.3 バスコントローラとバスアービタ

집 강 보는 경 나는 일을 사고하는 것 않는 것 같아 가는 것 같아 가 가 없었다.


[1] バスコントローラ (8288) 8086/8088 をマキシマムモードで使用する場合, CPU はコントロール信号を直接出力せずに状態信号  $\overline{S_0} \sim \overline{S_2}$  として出力し、8288 がこれを受け取りデコードすることによってミニマムモードの信号に相当するコントロール信号が得られる。8288 の場合は  $\overline{MRDC}/\overline{MWTC}$ ,  $\overline{IORC}/\overline{IOWC}$  の信号が個々に出力され\*、さらに通常より1クロック分早めのコントロール信号  $\overline{AMWC}/\overline{AIOWC}$  が出力されてアクセスタイムの改善に役立っている。

CEN (コマンドイネーブル) が LOW の場合は、すべてのコントロール信号は無効で、HIGH でアクティブとなる. IOB と MCE/PDEN は対の信号で、IOB が LOW の場合は、8259A の割込みシーケンスの間にマスタ割込みコントローラからカスケードアドレスを読み出すのに使われる. IOB が HIGH の場合は、I/O命令の間データバストランシーバをイネーブルにする信号として使用される.

[2] バスアービタ (8289) 8288 バスコントローラと組み合わせて 8086/8088/8089 をマルチマスタシステムバスにインタフェースするのに使われ、多数のマスタ CPU がシステムバスを共用できる. プロセッサはそのバスアービタがシステムバス使用権を獲得するまでは WAIT 状態で、獲得後そのバスコントローラ、トランシーバ、アドレスラッチ等をイネーブルにする. データの転送が開始されると、アクノレージ信号 XACK がスレーブ装置から CPU に返される.

バス使用優先度の決定方式には i)並列優先方式, ii)直列優先方式, およびiii)回転優先方式の三つがある. 並列の場合は図 8・9 のように, 各アービタからのバスリクエスト BREQ をエンコードし, その要求情報からその中で一番優先度の高いものを選ぶ (BREQ=LOW). 直列の場合は各アービタがディジーチェーンに接続されており, 高位優先度のものがバスを使用中の場合はその BPRN 出力をHIGHにして以下のものを禁止する. BPRN=LOW の場合に, BREQ がある場合は, そのアービタがバスの使用権を得る. 次のもののリクエストがない場合は, その BPRO を LOW にして次々に下位へ渡してゆく.

ミニマムモードの場合は RD、WR と IO/M (8088 は IO/M)



## 9・4 割込みコントローラ (8259A)

经出租金 化多次性 经国际产业 医乳体 医乳体 多流流素 指压乳体 的复数一种的一种 经

8086 の割込みは、5 章に述べた割込みポインタテーブルと8259A が一体となって、256 レベルのベクトル化された割込みとなっている。8259A は8080/85 モードと8086 モードの二つの動作モードがあり、コントロールワードの設定によりいずれかの動作を選択する。この二つは割込みに対する応答のシーケンスが異なるが、ここでは8086モードについてだけ述べる。


보통 일본 동생 않는 보통병을 하는 불병이 있다는 사람이 함께 되었다. 그 없는데 사용하는 사용 없는

8259A はプログラムからの設定により種々の動作モード/機能が選べるようになっており、システムの電源投入またはリセットに続き、それらのコントロールワードレジスタの初期設定を行う。このコントロールワードには初期化コマンドワード ICW (イニシャライゼーション コマンド ワード) と動作コマンドワード OCW (オペレーション コマンド ワード) の2種類があり、さらに ICW として4種類、OCW として3種類のコマンドがある。

上記の設定が完了すると8259Aは割込み要求の受付けが可能になり、次のようなシーケンスで割込みの処理が行われる.

- (1) 割込み要求線  $IR_0 \sim IR_7$  に割込み要求がくると、その対応する割込み要求レジスタ IRR のビットをセットする、複数の割込みの同時受付け可、
  - (2) 8259A はこれらの要求を評価し、CPU へ割込み要求 INT を送る.
  - (3) CPUは INT に対する応答信号として INTA パルスを返してくる.
- (4) CPU からの INTA を受け取ると、IRR の中の最も優先度の高い割込みに対応するビットが ISR にセットされ、その IRR の対応するビットは、受付け完了ということからリセットされる.
- (5) 8086 CPU は 2番目の INTA パルスを出力し、その期間に 8259A はデータバス上に 8ビットのポインタ情報を落とし、 CPU はそれを読み込む.
- (6) これで割込みサイクル完了であるが、 $ICW_4$  の中で AEOI (オートマチック エント オブ インタラプト)モートが選択されている場合は、2番目の  $\overline{INTA}$  の終りで ISR の対応するビットがリセットされる。さもないと、割込み処理ルーチンの終りで EOI コマントが出るまで、ISR はそのままになる。

#### 9 周辺ファミリチップ






図 9·8 8259A のカスケード接続 (スレーブ最大8個まで)

```
8253 および 8259A の初期化プログラム例
INIT
                  PROC
                              NEAR
THIS PROCEDURE IS CALLED FOR BOTH WARM AND COLD STARTS TO INITIALIZE
   THE 8253 AND THE 8259A. THIS ROUTINE DOES NOT USE STACK, DATA, OR
   EXTRA SEGMENTS, AS THEY ARE NOT SET PREDICTABLY DURING A WARM START.
   INTERRUPTS ARE DISABLED BY VIRTUE OF THE SYSTEM RESET.
: INITIALIZE 8253 COUNTER 1 - OTHER COUNTERS NOT USED.
; CLK INPUT TO COUNTER IS ASSUMED TO BE 1.23 MHZ.
LO50MS
                  EQU
                              000H
                                                 : COUNT VALUE IS
                                                    61440 DECIMAL
                              0F0H
HI50MS
                  EQU
                                                 : CONTROL PORT ADDRESS
CONTROL
                  EQU
                              0D6H
COUNT_1
                                                 ; COUNTER 1 ADDRESS
                  EQU
                              0D2H
MODE2
                  EQU
                              01110100B
                                                 : MODE 2. BINARY
                              DX.CONTROL
                  MOV
                                                 : LOAD CONTROL BYTE
                  MOV
                              AL.MODE2
                  OUT
                              DX,AL
                  MOV
                              DX,COUNT 1
                                                : LOAD 50MS DOWNCOUNT
                              AL,LO50MS
                  MOV
                  OUT
                              DX,AL
                              AL, HI50MS
                  MOV
                  OUT
                              DX,AL
                  : COUNTER NOW RUNNING, INTERRUPTS STILL DISABLED.
; INITIALIZE 8259A TO: SINGLE INTERRUPT CONTROLLER, EDGE-TRIGGERED.
  INTERRUPT TYPES 32-40 (DECIMAL) TO BE SENT TO CPU FOR INTERRUPT
  REQUESTS 0-7 RESPECTIVELY, 8086 MODE, NON-AUTOMATIC END-OF-INTERRUPT.
  MASK OFF UNUSED INTERRUPT REQUEST LINES.
ICW1
                  EQU
                              00010011B
                                                 ; EDGE-TRIGGERED, SINGLE 8259A, ICW4 REQUIRED.
ICW2
                  EQU
                              00100000B
                                                 : TYPE 20H, 32 - 40D
                                                 : 8086 MODE, NORMAL EOI
ICW4
                  EQU
                              00000001B
OCW1
                  EQU
                              11110111B
                                                 : MASK ALL BUT IR3
PORT_
                  EQU
                              0C0H
                                                 ; ICW1 WRITTEN HERE
PORT_B
                  EQU
                              0C2H
                                                 : OTHER ICW'S WRITTEN HERE
                  MOV
                              DX.PORT_A
                                                 : WRITE 1ST ICW
                  MOV
                              AL,ICW1
                  OUT
                              DX,AL
                              DX,PORT_B
                                                 : WRITE 2ND ICW
                  MOV
                  MOV
                              AL,ICW2
                  OUT
                              DX,AL
                  MOV
                              AL.ICW4
                                                 : WRITE 4TH ICW
                  OUT
                              DX,AL
                  MOV
                              AL,0CW1
                                                 : MASK UNUSED IR'S
                  OUT
                              DX,AL
; INITIALIZATION COMPLETE, INTERRUPTS STILL DISABLED
                  RET
                  ENDP
```

# **1 ●** 8086/8088 システムの 開発装置

8086 システムの開発装置およびソフトウェアの サポート体系について述べ、インサーキットエミュレータ (ICE86) および評価用ボード (SDK 86) についても紹介する。また、8086 搭載の 1 ボードコンピュータの一例としてSBC86/12Aを示している。

#### 10·1 インテル MDS マイクロコンピュータ 開発装置

8086/8088 システムの開発装置としてはインテル社のMDS シリーズの開発装置があり、旧形のMDS800 およびMDS シリーズ II は8080/8085 ベースの開発装置で、クロスアセンブラASM86 およびクロスコンパイラPL/M-86 のほか、リンカーLINK86 およびロケータ LOC86 等が提供されている。また8086 をベースにした MDS シリーズIIIは7.3 M バイトのハードディスク付きでシリーズ II と比較して  $3\sim5$  倍の処理速度の向上が図れる。

8086 の開発には、システムプログラムコードや開発するプログラムのサイズの増大から、MDS シリーズ II モデル 230 (フロッピーディスク容量 2.25M バイト) 以上のものを使用することが望ましい。MDS 用のオペレーティングシステム(OS)としては ISIS- II(Intel Software Implemented Supervisor)があり、ディスケットファイルのフォーマッティングのほか、ファイルのコピー、削除などのファイル管理の機能と、DEBUG コマンドのように簡単なモニタプログラムの下でブレークポイントを設定してプログラムのデバックを行うことも可能である。さらに詳細な解析のためには、次に述べる インサーキットエミュレータ (ICE 86)が必要になる。ISIS-II のもとでサポートされている高級言語としては、PL/M-86以外に FORTRAN86 および PASCAL 86 も提供されており、ユーザの必要に応じて選択することができる。

また、ソースプログラムの編集用のラインエディタ(EDIT)とスクリーンエディタの CREDIT があり、後者は修正箇所までカーソルを移動し簡単に修正ができるのが特徴である。

アセンブラまたはコンパイラで作成したオブジェクトプログラムは、プログラムロード時に実際のロケーションが決定できるように、リロケータブルになっており、最終段階で他のサブルーチンやライブラリプログラムと LINK86 によりリンクして1本のプログラムにした後、ロケータ LOC86 により実際のメモリロケーションを決定し、実行可能なアブソルートなオブジェクトコードを作成する.また、これを PROM に書く場合に、プログラマに読み込むための HEX ファイルに

変換するためのOH86がある. その他, 8080/8085 用プログラムを 8086 用に変換する CONV-86 も用意されている.




図 10・1 プログラムの開発フロー

### 10·2 インサーキットエミュレータ (ICE 86)

선강하실 못 못하는 가게 하는 것 같은 것이다. 그렇게 하는 사람들은 사람들은 사람들이 되었다.

수는 경험을 보고 있다면 보고 있는 것이 없는 것이 되었다. 그는 사람들은 얼마를 보고 있다면 모든 것이 없는데 그렇게 되었다. 그는 것이 없는 것이다.

インサーキットエミュレータが登場するまでは、マイクロコンピュータシステムはハードウェアとソフトウェアの開発を別々に行い、両方が完成した時点でそれらを組み合わせて、相互にデバックすることが行われていた。インサーキットエミュレータはユーザシステムのハード/ソフトがともに不完全な段階から、ユーザシステムで不足しているメモリや I/O 等を MDS 開発装置から借用して実行できるようになっており、次のような数々の強力なデバック機能を提供する。

- (1) ICE86 ケーブルの先端の 40 ピンソケットがユーザシステムの 8086 CPU と置き換えられ、そのピンから見て開発装置全体が大量のメモリと周辺 I/O 装置を持った CPU として働く.
- (2) メモリマッピングの機能があり、ユーザシステムを動作させるためのメモリとして、ユーザシステム上のメモリか開発装置内のメモリかを自由に選択でき、1Kバイト単位でコマンドにより前もってそのマッピングを設定できる。
- (3) エミュレーションコマンドとして GO および STEP があり, GO は指定した開始アドレスから,二つまでのブレークポイントを設定して実行できる. STEP はシングルステップでの実行を行う.
- (4) コマンドでのアドレスの指定はラベルで行うことができ、フルシンボリックデバッキングが可能である.
- (5) 二つまでのトレースポイントが設定でき、トレース情報の収集のスタート/ストップ条件を設定し、約300 バスサイクルまでの情報をトレースメモリに格納でき、後でその履歴を調べることができる。

また、マクロ機能があり、頻繁に使用するコマンドシーケンスをあらかじめ 定義しておくことにより、そのマクロ名と最大 10 個までのパラメータを渡すことにより簡単に指定できる。複合コマンドはコマンドの条件付き実行(IF)で、ある条件に出合うまでか、あるいはそれらが指定回数実行されるまでそのコマンドを実行する。トレースメモリおよびメモリ内のオブジェクトコードを調べる場合、ディスアセンブルが可能で、アセンブラのニーモニックでのチェックができる。




図 10・2 ICE 付き開発装置による製品の開発サイクル

#### 10・3 評価用キット (SDK86) とシングル ボードコンピュータ (SBC86/12A)

[1] SDK86 8086 用のシステムデザインキットとして SDK86 が発売されており、組立て要領に関するマニュアル、システムについての説明と回路図の載ったユーザーズガイドが付属している。モニタは付属の HEX キーボードおよび8桁の LED 表示のためのキーパッドモニタと、CRT または TTY と接続して使用する直列モニタがそれぞれ 2 K ワードに納められて提供されており、メモリの表示/変更、ブロック MOVE、ブレークポイントを設定してのプログラムの実行およびシングルステップによる実行等が可能である。直列モニタの場合は TTY と接続することにより、紙テープリーダパンチャによる HEX ファイルの入/出力が可能である。以下に仕様例を示す。

・CPU: 8086 5 MHz または 2.5 MHz 選択

・メモリ: ROM 8 K バイト (2716/2316×4)

RAM 2 K バイト (2142×4) 4 K バイトまでのソケット

・アドレッシング:ROM FEOOOH~FFFFFH

RAM O~7FF (追加 RAM の場合 O~FFF まで)

・入/出力:並列入出力 48本 (8255A×2)

直列入出力 RS232C またはカレントループ (8251A)


・割込み:256 ベクタ割込み. マスカブル/ノンマスカブル/トラップ

[2] SBC86/12A 86/12A は 8086 をマキシマムモードで使用し、バスコントローラ (8288) およびバスアービタ (8289) を使用した完全マルチバスコンパチブルなボードである。32K バイトのデュアルポートRAM\* を実装しており、オンボードの CPU からだけでなくマルチバスを通して他の CPU からも、この同一メモリのアクセスが可能になっている。以下に仕様を示す。

・CPU:8086 5 MHz 1.2 μs 命令サイクル (キューから400ns)

・メモリ: ROM 16K バイト (拡張モジュールにより32K まで可能)

ボード上の CPU からだけでなく、マルチパスを通して外部 CPU からもアクセスできるように構成したRAM。



129

図 10・3 SBC86/12Aのブロックダイヤグラム

#### 10 8086/8088 システムの開発装置


RAM 32K バイト (拡張モジュールにより64K まで可能)

I/O: 直列インタフェース RS 232C (8251A)

並列インタフェース 24本入出力ポート (8255A)

タイマ 16 ビット 2個 (8253-1 個はボーレートジェネレータとして使用ずみ)

・割込み 9レベル (8259A 実装)



# ■ プログラミング言語/ リアルタイムモニタ

8086 の開発装置 MDS 上で使用可能な プログラミング言語のうち、アセンブラ(ASM86) とコンパイラ(PLM86) を紹介している。また、86用のリアルタイムモニタ(RMX86) の概要についても記述している。近々 PASCAL86 も 入手 可能になる予定である。

## 11・1 アセンブラ (ASM 86)

8086/8088 のアセンブラは、従来高級言語でのみ使用可能であったデータのストラクチャ機能やプロセデュアの使用など一歩高級言語に近づいたアセンブラといえる。また、たとえば MOV 命令のように一つの命令で多数のバリエーションがある場合に、プログラムは単に MOV とソースおよびディスティネーションオペランドを指定するだけで、あとはアセンブラがそのオペランドの属性に合った最適な機械語を発生してくれる。

克德尔氏病 医肾髓 医隐性性 医胆管性 医皮肤 化二氯甲酚 化二氯甲酚 医二氯甲酚

[1]  $\lambda r - k \lambda \lambda k$   $\lambda r - k \lambda \lambda k$ 

**ラベル**:(プリフィックス) ニーモニック (オペランド)(:コメント) の形式をとりラベルは31文字まで.読みやすさを改善するため任意にブランクや下線を入れることができる.ここでカッコ付きは指定がオプションであることを示す.プリフィックスとは、セグメントオーバライド、バスロックおよびリピート等のプリフィックスで、この命令の後の動作を規定するものである(6章参照).

- [2] データの定義 三つのアセンブラ指令 DB(バイト), DW(ワード), DD(2ワード定義) により確保する領域の数やその初期値等を規定する.
- [3] レコード ASM86は、バイトまたはワード内の個々のビットまたはストリングをシンボリックに定義可能である。図 11・2 に示すように、1 バイトの EMP\_BYTE をさらに YRS、SEX および STATUS に分けて定義し、TEST のところでその部分だけをマスクして取り出して調べるといった使い方ができる.
- [4] ストラクチャ ストラクチャはデータフィールドの集まりに対し名前 や属性(長さ、タイプ等)を与えるもので、DB、DW および DD を使って定義さ れる. ストラクチャには領域は割り当てられず、あるフィールド名がベースアドレス とともに命令中で参照されたときに、メモリの特定のエリアと一緒になる. 図11 ・3 に示すように、MASTER および TXN が命令中で参照されたときにストラク チャ中の RATE がそれと一緒になる.
- [5] プロセデュア 同じルーチンがプログラム中で反復使用される場合に プロセデュアとして定義し、プログラムの他の部分から CALL により呼び出す.




図 11・1 ソフトウェアの開発過程

# | | プログラミング言語/リアルタイムモニタ

```
EMP_BYTE DB ?
                                ; 1BYTE, UNINITIALIZED
       ;BIT DEFINITIONS:
            7-2 :YEARS EMPLOYED
              1
                 SEX(1=FEMALE)
              0
                :STATUS(1=EXEMPT)
       EMP_BITSRECORD
                            : RECORD DEFINED HERE
                YRS_EMP: 6.
       28
                 SEX:1.
       &
                 STATUS: 1
       ; SELECT NONEXEMPT FEMALES EMPLOYED 10+YEARS
               AL, EMP_BYTE ; KEEP ORIGINAL INTACT
AL, MASK SEX ; FEMALE?
REJECT : NO. QUITE
       MOV
       TEST
       JZ
                                 : NO. QUITE
       TEST
                AL, MASK STATUS ; NONEXEMPT?
       JNZ
                REJECT
                                ; NO, QUIT
                AL, CL
       SHR
                                : ISOLATE YEARS
       CMP
                 AL, 11
                                ; >=10YEARS?
                 REJECT ; NO, QUIT
       JL
       ; PROCESS SELECTED EMPLOYEE
REJECT: ; PROCESS REJECTED EMPLOYEE
                                 ; RECORD USED HERE
       MOV
                 CL, YRS_EMP
                                 GET SHIFT COUNT
                 図 11・2 ASM86 レコードの例
 EMPLOYEE STRUC
    SSN
               DB 9 DUP(?)
    RATE
               DB 1 DUP(?)
   DEPT
               DW 1 DUP(?)
   YR_HIRED
               DB 1
                    DUP(?)
   EMPLOYEE
               ENDS
 MASTER
               DB 12 DUP(?)
 TXN
               DB 12 DUP(?)
 ;CHANGE RATE IN MASTER TO VALUE IN TXN.
               MOV AL, TXN. RATE
               MOV
                     MASTER RATE AL
 ; ASSUME BX POINTS TO AN AREA CONTAINING
     DATA IN THE SAME FORMAT AS THE EMPLOYEE
     STRUCTURE. ZERO THE SECOND DIGIT
     OF SSN
               MOV
                     SI, 1 ; INDEX VALUE OF 2ND DIGIT
               MOV
                     [BX].SSN[SI], O
                 図 11・3 ASM86 ストラクチャの例
```

# 11・2 PL/M-86 コンパイラ

공항성 있는 있는 것은 한 경험을 사용하는 경험 중에 가장 하는 것을 다 가는

PL/M-86 は 8086/8088 用の高級言語で,8080/8085 用のPL/M-80 とソースレベルで上位コンパチブルになっている。高級言語を使用することにより、プログラムの開発時間を短縮し、ソフトウェアのメンテナンスコストを軽減†している。記述は簡単な英文に近い文と算述表現式により行う。

- [1] プログラムの構成 PL/M-86 のプログラムは、データの定義や実行を指示するステートメントとコメントの連続として記述される。各ステートメントはセミコロン(;)で終了し、コメントは"/\*"と"\*/"の間に囲まれて記述され、プログラム中の任意の場所に挿入可能である。
- [2] データ定義 プログラムは通常データの定義で始まり、そのおのおのの要素はスカラーと呼ばれ、31 キャラクタまでの名前を持つことができ、五つのタイプ、すなわちバイト、ワード、インテジャ、リアルおよびポインタが使用できる。表 11・1 にそのデータタイプの一覧表を示す。変数定義は宣言文で行う。

# DECLARE スカラー名 タイプ:

また、配列の定義は次のようにして行い、たとえばその6番目の要素は DATA(5) のように表す.

# DECLARE DATA (12) REAL;

関連したデータ要素の集まりを定義するものとして STRUCTURE があり、 その各要素は DATA.LENGHT のようにドットを付けて表す.

# DECLARE DATA STRUCTURE

(LENGTH WORD, WIDTH BYTE, HEIGT WORD);

[3] 割当て文と各種演算子 割当て文は下記の形式をとり、表現式を評価した後、その結果を左側の変数に入れる。表現式は定数のほか算述演算、関係演算および論理演算式が可能で、表 11·2 にその一覧表を示す。

# 変数名=表現式

[4] プログラムの流れに関するステートメント プログラムの流れをコン

<sup>†</sup> プログラム記述の長さが短くなり、読みやすくメンテナンスが簡単なため、

## || プログラミング言語/リアルタイムモニタ

トロールする文としてIF文とDO文がある.IF文は記述中の関係表現式が満足される場合にステートメント1を、そうでない場合にステートメント2を実行し、条件分岐の働きをする.

# IF 関係表現式 THEN ステートメント1; ELSE ステートメント2;

DO 文は、ある条件が満足されている間、あるルーチンを繰返し実行するもので、単純 DO、DO CASE、DO WHILE の三つがあり、DO CASE は DO 文中に記述されている実行文のうち、CASE の条件に合うものだけが選択的に実行される。DO WHILE は WHILE の後の表現式が"真"の間そのルーチンを繰返し実行する。

また、プログラムのコントロールを移すステートメントとしてGOTO とCALLがある.

## GOTO START

# CALL プロセデュア名\* (パラメータリスト)

プロセデュアはプログラムの始めに定義されるもので、パラメータリストはそのプロセデュアに渡される変数である.

[5] プロセデュア プロセデュアは、複雑なプログラムを一つの機能を持ったいくつかのサブプログラムに分割し、メインルーチンから CALL 文によって呼び出して実行する。使用法については図 11・4 の例を参照のこと。

<sup>\*</sup> プログラムの他の部分でプロセデュアとして定義されているサブルーチン名.

表 11・1 PL/M-86 のデータのタイプ

タイプ	バイト数	データ範囲	使用
BYTE	1	0~255	符号なし整数、キャラクタ
WORD	2	0~65,535	符号なし整数
INTEGER	2	-32,768~ +32,767	符号付き整数
REAL	4	$\begin{array}{c} 1 \! \times \! 10^{-38} \! \sim \\ 3.37 \! \times \! 10^{+38} \end{array}$	浮動小数点数
POINTER	2/4	N/A	アドレス操作

表 11・2 PL/M-86 の表現式

表 現 式	オペレータ	結果
算述演算子	+, -, *, /, MOD	数 値
関係演算子	>, <, =, >=, <=	"真"-FFH "偽"-OH
論理演算子	AND, OR, XOR, NOT	8/16-ビットストリング

```
/ *DECLARATION OF A TYPED PROCEDURE THAT
  ACCEPTS TWO REAL PARAMETERS AND RETURNS A REAL VALUE* /
  AVG: PROCEDURE(X, Y) REAL;
     DECLARE (X, Y) REAL,
     RETURN (X+Y)/2.0;
     END AVG;
/ *ACTIVATING A TYPED PROCEDURE * /
LOW=2.0:
HIGH=3.0;
TOTAL=TOTAL+AVG(LOW, HIGH); /*2.5 IS ADDED TO TOTAL*/
/ *DECLARATION OF AN UNTYPED PROCEDURE
  THAT ACCEPTS ONE PARAMETER* /
TEST: PROCEDURE(X):
  DECLARE X BYTE:
  IF X=OH THEN
      COUNT = COUNT + 1;
  END TEST:
/ *ACTIVATING AN UNTYPED PROCEDURE * /
CALL TEST (ALPHA); / *COUNT IS INCREMENTED
```

図 11・4 PL/M-86 プロセデュアの例

IF ALPHA = 0 \* /

# 11·3 リアルタイムモニタ (RMX86)

リアルタイムモニタは、プロセスコントロールのような実時間でランダムに発生する事象をモニタし、多重におこってくる処理事項を検知し、記憶し、それらをどのような優先準位で処理するかなどをコントロールするプログラムである。たとえば、コンピュータシステムが相対的に重要度の低い仕事を処理している最中に、緊急に処理しなければならない仕事が発生した場合、現在処理中の仕事を一時中断し、その重要度の高い仕事を優先して処理し、その終了後に中断していた前の仕事に戻り、処理を続行する。また、RMX86はこれらのリアルタイム処理に加えて、通常の汎用 OS の持っているファイル管理機能等も兼ね備えている。

RMX86の構成は図11・5に示すように、そのもとになる核の部分に、マルチタスキング、マルチプログラミング、タスク内交信、割込み処理、およびエラーチェック等の基本的な機能が入っており、システムに常駐させるので、2Kバイト程度とできるだけ短いプログラムになっている。基本 I/O システム(BIOS)は、I/O 装置の種類やファイルフォーマットに依存しないデータ操作の機能を、拡張 I/O システムは同期 I/O コールや高度なジョブ管理などの機能を提供する。フロッピーやハードディスクのような大容量記憶装置からプログラムコードやデータを RAM にロード するための アプリケーションローダや、CRT ターミナル等と人間との間のインタフェースを行うマンマシンインタフェース等のプログラムがオプションとして必要に応じて付加される。また、ユーザの書いたアプリケーションプログラムもこれらのプログラムと必要に応じて結合される。

図11・7にRMX86オペレーティングシステムの中からアプリケーションソフトが必要とする部分だけを取り出して結合し、アプリケーションシステム全体のプログラムを構成する例を示す。この中で核以外の部分はすべてオプションで、そのアプリケーションで不要の場合は結合する必要はない。たとえばデバッカの場合はシステムの初期段階および、新しい機能が追加されたときなどのデバック用に使用され、開発が完了した時点では取り除くことができ、アプリケーションプログラムのサイズを削減できる。また、タスク間のコマンドやデー




図 11・5 リアルタイムモニタ RMX86 の構成




図 11・6 タスクA・タスクB間のメッセージ交換

# || プログラミング言語/リアルタイムモニタ

タの交換は、図11·6 のように、一方のタスクが郵便受けにデータを送り、他 方のタスクがそれを受け取るという方式で行われる。




図 11・7 リアルタイムモニタ (RMX86) の構成

# ■ ファミリプロセッサによる機能の 拡張と8086の発展方向

8086 を中心とし、8087 (高速演算プロセッサ) および 8089 (I/O プロセッサ) と組み合わせて、より高度なマルチプロセッサシステムを構成可能 である. これらのものは 86 の演算および I/O 処理機能を飛躍的に向上させる. また、86 を基本とした 16 ビット CPU の将来の発展方向、32 ビット CPU についても簡単に述べる.

# 12·1 高速演算プロセッサ (コ・プロセッサ) 8087

8087数値データプロセッサは8086/8088 の数値演算能力を補うもので、図 12·1 に示すように結線することにより8086 と一体になって動作する。表 12·1 は8087 によって付加される演算機能とその処理速度を8086 のソフトウェアでエミュレートした場合との比較で示している。

8087 は CPU のキュー状態情報をもらい,CPU に同期して自分に関係のある命令を受け取り,デコードする。すなわち,すべての 8087 の機械語命令の最初の 5 ビットは ESC クラス (D8H~DFH) の命令になっており,コントロールユニットはそれ以外の命令はすべて無視する。8086 のプログラムが 87 の演算機能を使用する場合の手順は,図 8・6 に示したように,CPU がエスケープコードを含んだ命令をフェッチするときに,それと並列にコ・プロセッサもそのコードを同時にフェッチし,CPU の助けを借りてその命令のデコード および実行を行う。その後は CPU は別の仕事を並行して実行することができ,その演算結果が必要になるところに WAIT 命令を挿入することにより,TEST 信号との組合せにより CPU と同期をとってその結果の受渡しを 行うことができる。8087 がエラー等の例外状態を検出した場合はプログラマブル割込みコントローラ 8259A を通して CPU に割込みをかけ,その例外処理を行う。

また、8087 がデータ転送のためにローカルバスのコントロール権を得るには、ホスト CPU の  $\overline{RQ}/\overline{GT}$  を使用する.

8087 が扱うデータのタイプとその数値の範囲を表 $12\cdot 2$  に、またそのデータのフォーマットを図 $12\cdot 3$  に示す。固定小数点の2 進数で64 ビットまで、10 進数で18 桁までの数値の扱いが可能である。

8087 は、IEEE が答申中の工業界標準としてのミニコン/マイコンのための浮動小数点演算のフォーマットに準拠しており、他のコンピュータとの間での数値演算プログラムのポータビリティ(可搬性)を促進するものである.

8087 のアプリケーションは、18 桁までの10 進演算、浮動小数点演算、三角関数および指数関数などの強力な演算能力のため、広くビジネスデータ処理、プロ

## 12 ファミリプロセッサによる機能の拡張と8086の発展方向

セスコントロール,数値制御,ロボット,ナビゲーション,グラフィックターミナルおよびデータ集録などの応用が考えられる.





図 12・1 8087 の使用

表 12・1 8087 と 8086 のソフトとの演算速度の比較

AA 0.255	概略の実行時間 [μs] (5 MHz クロック)		
命令の種類	8087	8086 による ソフトウェアエミュレーション	
乗 算 (単精度)	19	1 600	
乗 算 (倍精度)	27	2 100	
加算	17	1 600	
除 算 (単精度)	39	3 200	
比 較	9	1 300	
ロード (単精度)	9	1 700	
ストア (単精度)	18	1 200	
開平	36	19 600	
タンジェント	90	13 000	
指数演算	100	17 100	







図 12・2 8087 のブロックダイヤグラムとピン構成図

## 12 ファミリプロセッサによる機能の拡張と8086の発展方向

表 12・2 8087 のデータタイプとその範囲

	<del>7</del> –	99	イブ		ピット数	有効桁数 (10進)	概略範囲(10進)
ヮ	_	۴	整	数	16	4	-32 768 ≤ X ≤ +32 767
短		整		数	32	9	$-2\times10^9 \le X \le +2\times10^9$
長		整		数	64	18	$-9 \times 10^{18} \le X \le +9 \times 10^{18}$
13.7	クさ	nt:	10道	数	80	18	-99…99 ≤ X ≤ +99…99(18 ディジット
短		実		数	32	6~7	$8.43 \times 10^{-37} \le  X  \le 3.37 \times 10^{38}$
長		実		数	64	15~16	$4.19 \times 10^{-307} \le  X  \le 1.67 \times 10^{308}$
一時	51	憶の	実数	女値	80	19	$3.4 \times 10^{-4932} \le  X  \le 1.2 \times 10^{4932}$



〔注〕 1. S:符号 (0=正, 1=負)

2. da: 10 進数 (1 バイト当り 2 ディジット)

X:何も意味を持たない
 ▲:暗黙の2進の小数点

5. |:一時的実数の場合に使用される指数部の整数ビット

図 12・3 8087 のデータ形式

# 12 ファミリプロセッサによる機能の拡張と8086 の発展方向

表 12・3 8087 演算命令一覧表

加	第二章
FADD	実数加算
FADDP	実数加算とポップ
FIADD	整数加算
減	#
FSUB	実数減算
FSUBP	実数減算とポップ
FISUB	整数減算
FSUBR	実数逆減算
FSUBRP	実数逆減算とポップ
FISUBR	整数逆減算
乗	¥
FMUL	実数乗算
FMULP	実数乗算とポップ
FIMUL	整数乗算
除	programma <b>J.</b> Anne announcement
FDIV	実数除算
FDIVP	実数除算とポップ
FIDIV	整数除算
FDIVR	実数逆除算
FDIVRP	実数逆除算とポップ
FIDIVR	整数逆除算
+	の他の命令
FSQRT	開平
FSCALE	スケール
FPREM	部分剰余
FRNDINT	整数へ丸め込み
FXTRACT	指数および仮数の抽出
FABS	絶 対 値

# 12・2 高速 I/O プロセッサ 8089

マイクロコンピュータシステムが高度なものになるにつれて、従来のように I/O のコントロールまで含めすべての仕事を一つの CPU にさせようとすると、 CPU の時間のほとんどがこれらの I/O 動作に専有されることになり、そのシステム全体のスループットを低下させる原因になる。そして、最近ではこれらのシステムに接続される周辺装置も高速のデータ転送を必要とするようになってきており、特に実時間動作の場合には、要求に対する即時のサービスを必要とし、メイン CPU との並列処理が要求される.

8089 I/O プロセッサは 8086 CPU と組み合わせて、このような問題点を解決するために開発されたもので、メインフレームで使用されているインテリジェント I/O サブシステムやチャネルコントローラ等の思想を 8086 CPU を中心としたマイクロコンピュータシステムの領域に適用したものである.

図  $8\cdot 5$  に示したように、8089 を使用したシステムでは CPU から周辺 I/O を分離し、必要なときだけ CPU が介在するようにすることによりシステムのスループットは大幅に向上する。 表  $12\cdot 4$  にデータ転送レートを示す。


8089 を使用した場合のバスの構成は図 12・4 に示すように、二つの独立した I/O チャネルと、それぞれに専用のレジスタセットおよび命令ポインタを持っており、独立して DMA 転送や一連の命令を実行する。8089 のレジスタは図 12・5 に示すように全く同じ 2 組のレジスタ群を持ち、GA、GB はともに 20 ビットで、システムバスまたはローカルバスのいずれかを指定することができる。そしてこれらは DMA 転送時にはソースおよびディスティネーションアドレスの指示に使用され、自動的にインクリメントされる。また、GC レジスタはコード変換(ASCII ⇄ EBCDIC等) などの翻訳動作に使用され、DMA 転送時のテーブル参照のポインタとして働く。

その他、転送中のデータのビットごとの操作、テストやマスクをかけることも可能である。CPUとIOPの間のコミュニケーションはチャネルアテンション(CA)と割込みラインにより扱われ、タスクプログラム、ステイタス情報および

# 12 ファミリプロセッサによる機能の拡張と8086 の発展方向

パラメータ等は割り当てられたメモリブロックを介して相互に伝達される.

このようにして、DMA 動作は通常のメモリ・I/O 間だけでなく、メモリ・メモリ間、および  $I/O \cdot I/O$  間にも拡張され、高速のブロック転送などが可能である。






図 12・4 808910 プロセッサのブロックダイヤグラムと ピン構成図

### 12 ファミリプロセッサによる機能の拡張と8086の発展方向




図 12・5 8089 レジスタの構成

表 12・4 8089 のデータ転送レート

	ローカ	ルバス	IJ Æ	- 1
	バイト	ワード	バイト	7 - 1
バンド幅 [K バイト/s]	830	1 250	830	1 250
レイテンシイ [μS]	1.0/2.4*	1.0/2.4*	1.0/2.4*	1.0/2.4*
システムバス使用時間 [μs]	1 転送当り 2.4	1 転送当り 1.6	1 転送当り 0.8	1 転送当り 0.8

<sup>\*</sup> チャネルが要求の待ち状態にあるとき  $1.0\,\mu \mathrm{S}$  , その他の場合および他のチャネルとインターリーブする場合  $2.4\,\mu \mathrm{S}$ 




図 12・6 8088/8089 のローカルモード構成例

# 12・3 8086 の将来の発展方向

8086 を中心とし、高速演算チップ(8087) および I/O プロセッサ(8089) を加えたシステムは従来の8 ビットシステムと比較して処理能力はほぼ 1 桁向上したといえるが、むしろこれは 16 ビット以上のマイクロコンピュータの始まりと見るべきである。 次のステップとしては、システムの高度化に伴うソフトウェア開発コスト増大の軽減のため、図 12・7 に示すようなステップでソフトウェアをシリコン上に集積するための開発が行われている。

まず、第1ステップとしては、オペレーティングシステム(OS)の核の部分を、次のステップとして高級言語をファームウェアとしてチップ上に組み込む計画が進行している。ここでは8086の後に続いて発表されている3種類のCPUについて簡単に紹介する。表12·5 はこれらのCPUの概要の一覧表である。

- [1] iAPX 186/188 (マイクロミディ) (16 ビット CPU) iAPX 186/188 は,8086/88 システムの場合の発振器等の外付け回路と,OS の核の部分を CPU とともに1 チップに集積したもので、システム価格の低減と上位互換性を狙ったものである.
- [2] iAPX 286 (マイクロマキシ) (16/32 ビット CPU) iAPX 286 は8086 とプログラムコードの互換性を有し、次のような点が強化されている。iAPX 286 のブロックダイヤグラムを図 12・8 に示す。
  - ・物理アドレス空間が16Mバイトに拡張された.
  - ・タスク当り、1ギガバイトまでの仮想メモリスペース管理機能.
  - ・パイプライン構造により、標準8086の5倍の処理速度を有する.
  - ・チップ上に組み込まれたメモリ管理と保護機構および多レベルのソフトウェア 保護機能.
  - ・86 の拡張された命令セットと、チップ上に OS の核の部分を組み込んでいる.
- [3] iAPX 432 (マイクロメインフレーム) (32 ビット CPU) iAPX 432 は32 ビットの CPUで、マイクロシステムの領域にメインフレームの機能を導入したものである。 図 12・9 に示すように 8086 ファミリやマルチバスとの間のインタフェー

### 12 ファミリプロセッサによる機能の拡張と8086 の発展方向

スのためのインタフェースプロセッサ,データ処理の機能的分散に使用されるデータプロセッサ,および記憶モジュールの三つのチップで構成される。また高級言語やオペレーティングシステムの機能をシリコン上に集積することにより,莫大なソフトウェア開発コストを軽減するよう設計されている。




図 12・7 マイクロシステム 80 の階層的分類

表 12・5 マイクロシステムの分類

		相対	性能	*	モーリー	
マイクロシステム ク ラ ス 名	機能レベル	CPU	1/0	プログラム サ イ ズ	メ モ リ マネジメント	代表的製品
マイクロメインフレーム	32 ビット	20~70	2~15	256K~8M		iAPX 432
マイクロマキシ	16/32 ビット	25	4	128K~1M		iAPX 286
マイクロミディ	16ピット	8~10	2	32K~256K		iAPX 86
マイクロコンピュータ	8/16 ビット	1~5	1~1.5	16K~120K		iAPX 88
マイクロコントローラ	8ビット	1	0.3	4K~32K		8048 8051 8085

## 12 ファミリプロセッサによる機能の拡張と8086の発展方向




図 12・8 iAPX286/10 およびiAPX286/30




図 12・9 iAPX432 システムの構成

### 付録 I. ASM 86 プログラム例

MCS-86 MACRO ASSEMBLER DICE

ISIS-II MCS-86 MACRO ASSEMBLER V2.0 ASSEMBLY OF MODULE DICE OBJECT MODULE PLACED IN :F1:DICE.OBJ ASSEMBLER INVOKED BY: ASM86 :F1:DICE.A86 XREF

```
LOC OBJ
                                           LINE
                                                          ; THIS PROGRAM SIMULATES THE ROLL OF A PAIR OF DICE
                                                          ; CONSOLE OUTPUT PROCEDURE
                                                3
                                                                       EXTRN
                                                                                   CO: NEAR
                                                5
                                                           SEGMENT GROUP DEFINITIONS NEEDED FOR PL/M-86 COMPATIBILITY
                                                6
                                                          CGROUP GROUP
                                                                                     CODE
                                                                                     DATA, STACK
                                                          ; INFORM ASSEMBLER OF SEGMENT REGISTER CONTENTS.
ASSUME CS:CGROUP, DS:DGROUP, SS:DGROUP, ES:NOTHING
                                               10
                                               11
                                               12
                                                           ; ALLOCATE DATA
                                               13
                                                                       SEGMENT PUBLIC 'DATA'
                                               14
                                                          DATA
----
                                                          DATA SEGMENT PUBLIC DATA

I NOTE THAT THE FOLLOWING ARE PASSED ON THE STACK TO THE PL/M-86;
PROCEDURE 'CO'. BY CONVENTION, A BYTE PARAMETER IS PASSED IN
THE LOW-ORDER 8-BITS OF A WORD ON THE STACK. HENCE, THESE ARE
DEFINED AS WORD VALUES, THOUGH THEY OCCUPY 1 BYTE ONLY.

CLEAR CRT1 DW 01BH; INTELLEC
                                               15
                                               16
                                               17
                                               18
0000 1B00
0002 4500
0004 1B00
                                                          CLEAR CRT1
                                               19
                                                                                     DW
                                                                                                   045H
                                                                                                                      CRT
                                               20
                                                                                                                      CONTROL
                                                          HOME CURSOR 1
HOME CURSOR2
                                                                                     DW
                                                                                                   01BH
                                               21
0006 4800
                                               22
                                                                                     DW
                                                                                                   048H
                                                                                                                      CODES
                                                                                                                ; ASCII BLANK
; HOLDS LAST 16-BIT RANDOM NUMBER
                                                                                                   020H
0008 2000
                                               23
                                                           SPACE
                                                                                     DW
000A ????
                                               24
                                                                                     DW
                                                           SAVE
                                                           DATA
                                                                        ENUS
                                               25
                                               26
                                                             ALLOCATE STACK SPACE
TACK SEGMENT STACK 'STACK'
DW 20 DUP (?)
                                               28
                                                           STACK
                                               29
0000 (20
                                               30
                                                            LABEL INITIAL TOS: FOR LATER USE.
                                               31
                                                          STACK TOP
0028
                                               32
                                               34
                                                36
                                                            PROGRAM CODE
                                                                        SEGMENT PUBLIC 'CODE'
                                                           CODE
                                               38
                                                39
                                                           ; RANDOM NUMBER GENERATOR PROCEDURE
; ALGORITHM FOR 16-BIT RANDOM NUMBER FROM:
; "A GUIDE TO PL/M PROGRAMMING FOR
                                                41
                                                42
                                               43
                                                                  MICROCOMPUTER APPLICATIONS,"
                                                                 DANIEL D. MCCRACKEN
ADDISON-WESLEY, 1978
                                               45
                                                           RANDOM PROC
 0000
                                               46
                                                                                                                ; NEW NUMBER =
                                                                        MOV
                                                                                      AX, SAVE
                                               47
 0000 A10A00
                                  R
0003 B90508
0006 F7E1
0008 051936
000B A30A00
                                                                        MOV
                                                                                      CX,2053
                                                                                                                      OLD NUMBER * 2053
                                                48
                                                                                      CX
                                                                                                                      + 13849
                                                49
                                                                        MUL
                                                                        ADD AX,13849

HOV SAVE,AX

; FORCE 16-BIT NUMBER INTO RANGE 1 - 6

; BY MODULO 6 DIVISION + 1

SUB DX,DX

HOV CX,6

SET DIVISOR

DIV CX

; DIVIDE BY 6

AX,DX

; REMAINDER TO AX

; ADD 1
                                                                                      AX,13849
                                                50
                                                                        ADD
                                  R
                                                51
                                                52
                                               53
 000E 2BD2
0010 B90600
                                                55
 0013 F7F1
                                                56
 0015 8BC2
0017 40
0018 C3
                                                57
                                                                                                                 ; ADD 1
; RESULT IN AX
                                               58
                                                                         RET
                                                60
                                                           RANDOM
                                                                        ENDP
```

```
62
                                                    63
                                                                  ; MAIN PROGRAM
                                                                 ; LOAD SEGMENT REGISTERS
; NOTE PROGRAM DOES NOT USE ES; CS IS INITIALIZED BY HARDWARE RESET;
DATA & STACK ARE MEMBERS OF SAME GROUP, SO ARE TREATED AS A SINGLE
MEMORY SEGMENT POINTED TO BY BOTH DS & SS.
                                                    65
                                                    66
                                                    67
                                                    68
                                                                                               AX, DGROUP
DS, AX
SS, AX
0019 B8----
001C 8ED8
001E 8ED0
                                                                  START: MOV
                                      R
                                                    69
                                                    70
71
                                                                                MOV
                                                                                MOV
                                                    72
73
74
                                                                 ; INITIALIZE STACK POINTER
MOV SP.OFFSET DGROUP:STACK TOP
0020 BC2800
                                      R
                                                                 ; CLEAR THE SCREEN
PUSH CLEAR_CRT1
CALL CO
                                                    76
0023 FF36000C
0027 E80000
002A FF360200
                                      R
                                                    77
78
                                      E
                                                                                 PUSH
                                                                                                CLEAR CRT2
002E E80000
                                      Ε
                                                     80
                                                                                 CALL
                                                     81
                                                                  ; ROLL THE DICE UNTIL INTERRUPTED ROLL: CALL RANDOM ;
                                                     82
                                                                                                                                 GET 1ST DIE IN AL
CONVERT TO ASCII
PASS IT TO
CONSOLE OUTPUT
0031 E8CCFF
                                                     83
                                                                                CALL
0031 E8CCFF
0034 0430
0036 50
0037 E80000
003A FF360800
004E E80000
0041 E8BCFF
0044 0430
0046 50
0047 E80000
                                                     84
                                                                                 ADD
                                                                                                AL,030H
                                                                                 PUSH
                                                                                 CALL
                                      Ε
                                                     86
                                                                                                CO
                                                                                                                                 OUTPUT
                                                                                                SPACE
                                                     87
88
                                      RE
                                                                                                                                A BLANK
GET 2ND DIE IN AL
CONVERT TO ASCII
PASS IT TO
CONSOLE OUTPUT
                                                                                 CALL
                                                                                                co
                                                                                                RANDOM
                                                     89
                                                                                 CALL
                                                     90
                                                                                 ADD
                                                                                                AL,030H
                                                     91
                                                                                 PUSH
                                                                                                AX
                                                                                 CALL
                                                                                                CO
                                      E
                                                     92
                                                                  ; HOME THE CURSOR
                                                     93
004A FF360400
004E E80000
0051 FF360600
0055 E80000
                                                                                 PUSH
                                                                                                HOME CURSOR1
                                                     95
                                                                                 CALL .
                                      E
                                                     96
97
                                                                                                HOME CURSOR2
                                                                                 PUSH
                                                                  CALL CO
; CONTINUE FOREVER
                                      E
                                                     98
                                                                                 JMP
0058 EBD7
                                                     99
                                                                                                ROLL
                                                    100
                                                                  CODE
                                                                                 ENDS
                                                    101
```

### 付録2. PL/M-86 プログラム例

27

1

END DICE:

```
PL/M-86 COMPILER
                         DICE
ISIS-II PL/M-86 V1.2 COMPILATION OF MODULE DICE
OBJECT MODULE PLACED IN :F1:DICE.OBJ
COMPILER INVOKED BY: PLM86 :F1:DICE.P86 XREF
                 DICE: DO:
                 /* THIS PROGRAM SIMULATES THE HOLL OF A PAIR OF DICE */
                  /* GIVE NAMES TO CONSTANTS */
                 DECLARE CLEAR$CRT1
DECLARE CLEAR$CRT2
                                                LITERALLY '01BH';
                                                                        /* INTELLEC
   2
         1
                                               LITERALLY '045H';
LITERALLY '045H';
LITERALLY '01BH';
LITERALLY '048H';
LITERALLY '020H';
                                                                       /*
    3
         1
                                                                            CRT
                                                                       /*
                                                                                        ./
   4
                 DECLARE HOME $CURSOR1
                                                                             CONTROL
                                                                       /*
                                                                                        ./
   5
                 DECLARE HOME$CURSOR2
DECLARE SPACE
                                                                             CODES
                                                                       /*ASCII BLANK*/
                  /* PROGRAM VARIABLES */
   7
                 DECLARE (RANDOMSNUMBER. SAVE) WORD:
         1
                  /* CONSOLE OUTPUT PROCEDURE */
                 CO: PROCEDURE(X) EXTERNAL;
   8
    9
         2
                        DECLARE X
                                        BYTE;
   10
         2
                        END CO;
                 /* RANDOM NUMBER GENERATOR PROCEDURE /* ALGORITHM FOR 16-BIT RANDOM NUMBER FROM:
                 /*
                         "A GUIDE TO PL/M PROGRAMMING FOR
                 /*
                          MICROCOMPUTER APPLICATIONS,"
                  /*
                         DANIEL D. MCCRACKEN
                  /*
                         ADDISON-WESLEY, 1978
                  RANDOM: PROCEDURE WORD:
                     RANDOM$NUMBER = SAVE; /*START WITH OLD
RANDOM$NUMBER = 2053 * RANDOM$NUMBER + 13849;
                                                          /*START WITH OLD NUMBER*/
  12
   13
   14
         2
                     SAVE = RANDOM$NUMBER;
                                                          /*SAVE FOR NEXT TIME*/
                     /*FORCE 16-BIT NUMBER INTO RANGE 1-6*/
                     RANDOM$NUMBER = RANDOM$NUMBER MOD 6 + 1;
   15
         2
  16
                     RETURN RANDOM$NUMBER;
                     END RANDOM;
   17
                 /* MAIN ROUTINE */
                 /* CLEAR THE SCREEN*/
CALL CO(CLEAR$CRT1);
  18
  19
                 CALL CO(CLEAR$CRT2);
                  /* ROLL THE DICE UNTIL INTERRUPTED */
                 DO WHILE 1; /*"DO FOREVER"*/
/*NOTE THAT ADDING 30 TO THE DIE VALUE */
/* CONVERTS IT TO ASCII. */
  20
         1
  21
        2
                     CALL CO(RANDOM + 030H);
                                                          /*1ST DIE*/
  22
        2
                     CALL CO(SPACE);
                                                          /*BLANK*/
  23
        2
                     CALL CO(RANDOM + 030H);
                                                          /*2ND DIE*/
                     /* HOME THE CURSOR */
CALL CO(HOME$CURSOR1);
  24
        2
  25
                     CALL CO(HOME$CURSOR2);
  26
         2
                     END;
```

data if w=1

付録3.8086/8088 命令一覧

# アーク転送

MOV=Move:

レジスタ/メモリ → レジスタ

直接→レジスタ/メモリ

直接→レジスタ

メモリ→アキュムレータ

アキュムレータ → メモリ

レジスタ/メモリ → セグメントレジスタ セグメントレジスタ → レジスタ/メモリ

(DISP-HI)

(DISP-LO)

10001100 mod 0 SR r/m

録

PUSH=Push:

レジスタ/メモリ

レジスタ

セグメントレジスタ

POP=Pop:

レジスタ/メモリ

レジスタ

セグメントレジスタ

76543210	76543210	76543210	76543210	76543210 76543210 76543210 76543210 76543210 76543210
100010dw   mod	mod reg r/m	(DISP-LO)	(DISP-HI)	

	data				
(DISP-HI)	(DISP-HI)				(DISP-HI)
(DISP-LO)	(DISP-LO)	data if w=1	addr-hi	addr-hi	(DISP-LO)
100010dw mod reg r/m (DISP-LO) (DISP-HI)	1100011 W mod 000 r/m (DISP-LO)	data	addr-lo	addr-lo	mod O SR r/m
100010dw	1100011#	1011W reg	1010000#	1010001W	10001110 mod 0 SR r/m (DISP-LO)

(DISP-HI) (DISP-LO) mod 110 r/m 1111111 01010reg

000 reg 110

10001111 mod 000 r/m 000 reg 111 01011reg

(DISP-HI)

(DISP-LO)

Mnemonics © Intel, 1978

133
0
8
d
ď
q
O
×
Ξ
11
Ö
Ħ
$\overline{\mathbf{c}}$
×

(DISP-HI)

(DISP-LO)

mod reg r/m

1000011W 10010 reg

レジスタとレジスタ/メモリ アキュムレータとレジスタ

IN = Input from :

١ ١ 回溪未 固定ポ

OUT=Output to:

回突ボート 固定ポー

XLAT =バイト翻訳→AL

=ポインタ → DS =EA → レジスタ =ポインタ → ES LEA LDS LES

 $=AH \rightarrow 75\%$ LAHF = AH←フラグ SAHF PUSHF=フラグをブッシュ =フラグをポップ POPF

DATA-8	
1110010 W	1110110*

1110011#	DATA-8		
W1110111			
1101011			
10001101	mod reg r/m	(DISP-LO)	9
11000101	11000101 mod reg r/m	(DISP-LO)	9
11000100	11000100 mod reg r/m	(DISP-LO)	Ð

1110011#	DATA-8		
W1110111			
1101011			
10001101	mod reg r/m	(DISP-LO)	(DISP-HI)
11000101	mod reg r/m	(DISP-LO)	(DISP-HI)
11000100	11000100 mod reg r/m	(DISP-LO)	(DISP-HI)
10011111			
10011110			
10011100			
10011101			

data if s:W=Ol

data

(DISP-HI) (DISP-HI)

(DISP-LO) (DISP-LO) data if W=1

100000sw | mod 000 r/m | OOOOOOdw mod reg r/m

data

0000000

ADD=Add:

レジスタとレジスタ/メモリ相互

直接→レジスタ/メモリ

直接→アキュムレータ

ADC = Add with carry:

レジスタとレジスタ/メモリ相互

直接→レジスタ/メモリ

直接→アキュムレータ

INC=Increment:

レジスタ/メモリ

レジスタ

DAA = 加算のための 10 進調整

AAA=加算のための ASCII 調整

SUB=Subtract:

レジスタ/メモリから直接

レジスタとレジスタ/メモリ相互

アキュムレータから直接

O00100dw mod reg r/m (	mod reg r/m	(DISP-LO)	(DISP-HI)		
100000sw	1000008 W mod 010 r/m	(DISP-LO)	(DISP-HI)	data	data if s:w=01
00010100	data	data if w=1			

1111111	llllll W mod 000 r/m	(DISP-LO)	(DISP-HI)
01000 reg			
00110111			
00100111			

	data dataif s:w=Ol	Mnemonics © Intel, 1978
(DISP-HI)	(DISP-HI)	
(DISP-LO)	(DISP-LO)	data if W=1
mod reg r/m	mod 101 r/m	data
O01010d w mod reg r/m (DISP-LO) (DISP-HI)	100000sw mod 101 r/m (DISP-LO) (DISP-HI)	0010110#

SBB=Subtract with borrow:

	76543210	76543210	76543210	76543210	76543210	76543210 76543210 76543210 76543210 76543210 76543210
・ジスタとレジスタ/メモリ相互	W P O I I O O O	OOO1100 w mod reg r/m (DISP-LO) (DISP-HI)	(DISP-LO)	(DISP-HI)		
√ジスタ/メモリから直接	100000sw	100000sw mod 011 r/m (DISP-LO) (DISP-HI)	(DISP-LO)	(DISP-HI)	data	dataif s:w=01

۷ ۷ data if w=1

data

0001110W

アキュムレータから直接

(DISP-HI)

(DISP-LO)

111111 mod 001 r/m

(DISP-HI)

(DISP-LO)

1111011W mod 011 r/m

01001 reg

+	•
4	:
a	)
E	1
a	)
٢	•
C	•
a	)
$\subset$	١
11	
C	)
Ξ	1
$\Box$	1

_		4
#		1
×		ole
4	4	#
K	K	11
:>	:>	NEG
7	7	2

# CMP=Compare:

レータと直接	女声 イニナメ/	パとレジスタ/メモリ
	4	44
	;;	:7
F	_	7
#	:;	スジス

AAM	=乗算のための ASCII 調整
DIV	=除算(符号なし)

IMUL=整数乗算(符号付)

1	
上	
olo	
符号付	
数除算	Ė.
74	
X.	
数	
翻	
<b>B</b> (F)	
11	
IDIV	
$\sim$	
$\mathbf{H}$	

	調整	
	ASCII	
	¥	
	800	
	#	
	9	
	其	
	坐	
	11	
	AD	
	S	

	data data if s:w=1									Mnemonics © Intel, 1978
(DISP-HI)	(DISP-HI)				(DISP-HI)	(DISP-HI)	(DISP-HI)	(DISP-HI)	(DISP-HI)	(DISP-HI)
(DISP-LO)	(DISP-LO)				(DISP-LO)	(DISP-LO)	(DISP-LO)	(DISP-LO)	(DISP-LO)	(DISP-LO)
001110d w mod reg r/m	mod 111 r/m	data			1111011W mod 100 r/m	1111011W mod 101 r/m	01010000 0010101	llllollw mod llo r/m	llllollw mod lll r/m	1101010 00001010 (DISP-LO)
w b011100	100000sw	0011110W	00111111	11110100	1111011W	11110111	11010100	W1101111	11110111	11010101

(DISP-HI)

(DISP-HI)

(DISP-HI) (DISP-HI) (DISP-HI)

(DISP-LO) (DISP-LO) (DISP-LO) (DISP-LO) (DISP-LO) (DISP-LO) (DISP-LO) (DISP-LO)

1111011 W | mod 010 r/m

110100v w | mod 100 r/m 1101000 w | mod 101 r/m 1101000 w mod 111 r/m 110100v w mod 000 r/m 110100 v w mod 001 r/m

(DISP-HI) (DISP-HI) (DISP-HI)

CWD=ワード→ダブルワード変換

10011000 10011001

> 给 開

NOT=invert

SHL/SAL=論理/算術左シフト

SHR=論理右シフト

SAR=算術右シフト

ROL-左回転

ROR=右回転

RCL=キャリーを含め左回転

1101000 w mod 010 r/m

1101000 w mod 011 r/m

RCR=キャリーを含め右回転

AND = And:

レジスタとレジスタ/メモリ相互 レジスタ/メモリと直接値

アキュムレータと直接値

(DISP-HI) (DISP-HI) data if w=1 (DISP-LO) (DISP-LO) 1000000 mod 100 r/m mod reg r/m data 001000dw 0010010W

data if w=1

data

TEST=フラグに対する AND 機能で, 結果なし

直接データとレジスタ/メモリ レジスタ/メモリとレジスタ

直接データとアキュムレータ

Mnemonics © Intel, 1978 data if w=1 data (DISP-HI) (DISP-HI) (DISP-LO) (DISP-LO) mod reg r/m 1111011 W mod 000 r/m data 000100dw 1010100W

付

		٠	
	٤	4	
(		Ó	
	II	ī	
	11	١.	
(	1	4	
i	-	Š	

レジスタ/メモリとレジスタ相互

(DISP-LO)

000010dw mod reg r/m 1000000w mod 001 r/m

data if w=1

data

(DISP-HI) (DISP-HI)

> data if w=1 (DISP-LO)

> > data

0000110%

直接値とレジスタメモリ

直接値とアキュムレータ

XOR = Exclusive or:

レジスタ/メモリとレジスタ相互

直接値とレジスタ/メモリ 直接値とアキュムレータ

			data if w=1	data	0011010#
data if w=1	data	(DISP-HI)	(DISP-LO)	000000 W mod 110 r/m (DISP-LO)	1000000W
		(DISP-HI)	(DISP-LO)	mod reg r/m	001100dw mod reg r/m

# ストリング操作

REP =繰返し

MOVS=バイト/ワード移動

CMPS=バイト/ワード比較

SCAS=バイト/ワード走査

STDS=AL/AX からバイト/ワードをストア LODS=X1 F/7-F&AL/AX CD-F

12	<b>≥</b>	<b>≥</b>	≽	≥	<b>≥</b>
$\overline{}$	0	Н		0	Н
0	Н	Н		-	0
100	0	0		-	П
Н	0	0	0	0	0
Ч	Н	Н		-	Н
Ч	0	0	0	0	0
$\neg$		-		П	Н

Mnemonics (C) Intel, 1978

# コントロール転送

11101000 IP-INC-LO | IP-INC-HI

(DISP-HI)

(DISP-LO)

1111111 mod 010 r/m

10011010

(DISP-HI)

(DISP-LO) CS-hi IP-hi

111111 mod 011r/m

CS-lo IP-lo

セグメント内直接 セグメント内間接

セグメント外直接

セグメント外間接

JMP=無条件ジャンプ

セグメント内直接

セグメントショート内直接

セグメント内間接

セグメント外直接

セグメント外間接

RET=CALL からの復帰

セグメント内

直接値を SP に加算したセグメント内

セグメント外

直接値を SP に加算したセグメント外

		(DISP-HI)			(DISP-HI)
IP-INC-HI		(DISP-LO)	IP-hi	CS-hi	(DISP-LO)
IP-INC-LO	IP-INC8	m/1001 pom	IP-lo	CS-10	mod 101 r/m
11101001 IP-INC-LO IP-INC-HI	111010111	1111111 mod 100 r/m (DISP-LO)	11101010		1111111 mod 101 r/m (DISP-LO)

	data-hi		data-hi
	data-lo		data-lo
11000011	01000011	11001011	01000011

CALL=Call:

76543210 76543210 76543210 76543210 76543210 76543210

JE/JZ =等しい/ゼロでジャンプ	01110100	IP-INC8
JL/JNGB=以下/大奏くないまたは等しいでジャンプ	0111110	IP-INC8
JLE/JNG=以下または等しい/大きくないでジャンプ	01111110	IP-INC8
JB/JNAB=下/上でないまたは等しいでジャンプ	01110010	IP-INC8
JBE/JNA=下または等しい/上でないでジャンプ	01101110	IP-INC8
JP/JPD ニパリティ/パリティ偶数でジャンプ	0111110	IP-INC8
JO =オーバフローでジャンプ	01110000	IP-INC8
JS =符号でジャンプ	01111000	IP-INC8
JNE/JNZ = 等しくない/ゼロでない でジャンプ	01110101	IP-INC8
JNL/JNG=以下でない/大きくないでジャンプ	0111110	IP-INC8
JNLE/JG=以下でないまたは等しい/大きいでジャンプ	01111111	IP-INC8
JNB/JAB=下でない/上または等しいでジャンプ	01110011	IP-INC8
JNBE/JA=下でないまたは等しい/上でジャンプ	01110111	IP-INC8
JNP/JPO=バリティなし/バリティ奇数でジャンプ	01111011	IP-INC8
JNO =オーバフローでないジャンプ	01110001	IP-INC8
JNS =符号なしでジャンプ	0111100	IP-INC8
LOOP =CX回ルーブ	11100011	IP-INC8
LOOPZ/LOOPE=ゼロ/等しい間ループ	11100001	IP-INC8
LOOPZ/LOOPNE=ゼロでない/等しくない間ループ	11100000	IP-INC8
JCXZ =CXゼロでジャンプ	111000111	IP-INC8

DATA-8

11001101

11001100

+	
D	
3	
r	
H	
Ð	
4	
п	
H	
11	
H	
Z	

		で割込み	
		1	
917	7,3	ーバフロ	割込み復帰
指定夕	4	ķ	割込

11	
11	
00	
1	
	l

4
1
0
ン
П
44
4

CIC =#	CLC =キャリークリヤ	Н
CMC =#	CMC =キャリーの補数	Н
STC = #	STC =キャリーセット	Т
CLD =7	CLD =ディレクションクリヤ	٦
STD =7	STD =ディレクションをセット	٦
CLI =割込みクリヤ	込みクリヤ	1
STI =割込みセット	込みセット	٦
HLT =停止(ホルト)	止(ホルト)	П
WAIT=711	111	ī
ESC =I	DSC =エスケープ(外部装置に対し)	٦

		001reg110
		11110000
(DISP-LO)	mod yyyr/m	11011xxx
		10011011
		11110100
	â	11111111
		11111010
		11111111
		1111100
		11111001
		1110101
		11111000

(DISP-HI)

SEGMENT=オーバライドプリフィックス

LOCK=バスロックプリフィックス

付録4. 8086/8088 命令のマトリックス一覧 (Mnemonics © Intel, 1978)

	压		POP DS	DAS	AAS	DEC DI	POP DI		JNLE/ JG	POP r/m	LAHF	SCAS	MOV i→DI	IRET	ESC 7	TUO V.W	Grp 2 w.r/m	77.4
	田	PUSH	PUSH DS	SEG	SEG	DEC	POP		JLE/ JNG	MOV sr.t.r/m	SAHF	SCAS	MOV i→SI	INTO	ESC 6	OUT v,b	Grp 2 b.r/m	t : CPU レジスタヘ
	Δ	OR w.i	SBB W.i	SUB W.i	CMP w.i	DEC BP	POP BP		JNL/ JGE	LEA	POPF	LODS	MOV i→BP	INT (Any)	ESC	NI V.V	STD	× × × ×
	O	OR b.i	SBB b.i	SUB b.i	CMP b.i	DEC	POP SP		JL/ JNGE	MOV sr.f.r/m	PUSHF	LODS	MOV i→SP	INT Type 3	ESC 4	V, b	CLD	Sr:セグメントレジスタ : ゼロ
	В	OR w.t.r/m	SBB w.t.r/m	SUB w.t.r/m	CMP w.t.r/m	DEC	POP BX		JNP/ JPO	MOV w.t.r/m	WAIT	STOS	MOV i→BX	RET 1	ESC 3	JMP si.d	STI	8r: 4
	A	OR b.t.r/m	SBB b.t.r/m	SUB b.t.r/m	CMP b.t.r/m	DEC	POP DX		JP/ JPE	MOV b.t.r/m	CALL 1.d	STOS	MOV i→DX	RET 1. (i+SP)	ESC 2	JMP I.d	CLI	マョート マ: 機機
	6	OR W.f.r/m	SBB w.f.r/m		CMP w.f.r/m	DEC	POP		JNS	MOV W.f.r/m	CWD	TEST w,i,a	MOV i→CX		ESC 1	JMP	STC	Si:セグメント内、 w:ワード動作
	80	OR b.f.r/m	SBB b.f.r/m	SUB b.f.r/m	CMP b.f.r/m	DEC	POP		JS	MOV b.f.r/m	CBW	TEST b.i.a	MOV i→AX		ESC 0	CALL	CLC	Si:セグメント w:ワード動作
	2	POPES	POP	DAA	AAA	INC	PUSH DI		JNBE/ JA	XCHG W.r/m	XCHG DI	CMPS	MOV i→BH	MOV w.i.r/m	XLAT	TUO	Grpl w.r/m	mediate) 様ベイト になる
	9	PUSH ES	PUSH SS	SEG ES	SEG - SS	INC	PUSH SI		JBE/ JNA	XCHG b.r/m	XCHG SI	CMPS	MOV i→DH	MOV b.i.r/m		OUT	Grp1 b.r/m	レジスタから 1:直接(immediate) 接 18:符号拡張された直接ベイト エ/m:BA が2番目の バイトに なる
	വ	ADD w.ia	ADC W.i	AND w.i	XOR W.i	INC	PUSH BP		JNE/ JNZ	TEST W.r/m	XCHG BP	MOVS	MOV i→CH	LDS	AAD	NI W	CMC	7から i 8:符号拡 SAが2番目
	4	ADD b.ia	ADC b.i	AND b.i	XOR b.i	INC	PUSH SP		JE/ JZ	TEST b.r/m	XCHG SP	MOVS	MOV i→AH	LES	AAM	N o	HLT	f:CPU レジスタから id:間接 is:符 モリ r/m:EA が
	ю	ADD w.t.r/m	ADC W.t.r/m	AND W.t.r/m	XOR W.t.r/m	INC	PUSH BX		JNB/ JAE	lmmed is.r/m	XCHG BX	MOV AX→m	MOV i→BL	RET	Shift W.v	JCXZ	REP Z	·
	- 1	ADD b.t.r/m	ADC b.t.r/m		XOR b.t.r/m	INC	PUSH DX		JB/ JNAE	lmmed b.r/m	хсно рх	MOV AL→m	MOV i→DL	RET (i+SP)	Shift b.v	LOOP	REP	d:直接 (direct) タへの直接データ ・ロング ロング ロ
	7	ADD W.f.r/m	ADC W.f.r/m	AND W.f.r/m	XOR W.f.r/m	INC	PUSH		JNO	lmmed w.r/m	XCHG CX	MOV m→AX	MOV i→CL		Shift W	LOOPZ/ LOOPE		F d:順 レータへの ト外・ロ
	0	ADD b.f.r/m	ADC b.f.r/m	1	XOR b.f.r/m	INC	PUSH AX		Jo	lmmed b.r/m	XCHG AX	MOV m→AL	MOV i→AL		Shift b	LOOPNZ/ LOOPNE	LOCK	b:バイト動作 d:直接 (direct) 1a:アキュムレータへの直接データ 1:セグメント外、ロング m
<u>ු</u>	<i>/</i> ≆	0	'п	ત્ર	ю	4	ഹ	ø	<b>C</b>	ω	თ	¥	щ	O	Д	闰	E4	(注) b 18

# 付録5.8086/8088 の電気的特性

## [1] 最大定格

●バイアス下の周囲温度

0~70°C

● 保存温度

 $-65 \sim +150$ °C

● GND に対する任意のピンの電圧 - 1.0~+7V

● 消費電力

2.5 W

# [2] 直流特性

8086 :  $T_A = 0 \sim 70^{\circ}\text{C}$ ,  $V_{CC} = 5 \text{ V} \pm 10 \%$ 

8086-1:  $T_A = 0 \sim 70$ °C,  $V_{CC} = 5 \text{ V} \pm 5\%$ 

8086-2:  $T_A = 0 \sim 70$  °C,  $V_{CC} = 5 \text{ V} \pm 5 \%$ 

記号	定数名	最小	最大	単位	試験条件
$V_{1L}$	入力低電圧	-0.5	+0.8	٧	
$V_{1H}$	入力高電圧	2.0	V <sub>cc</sub> +0.5	٧	
$V_{OL}$	出力低電圧		0.45	V	$I_{OL}$ = 2.5 mA
V <sub>OH</sub>	出力高電圧	2.4		V	$I_{OH} = -400 \mu\text{A}$
Icc	供給電源電圧 8086		340		
	8086-1		360	mA	T <sub>A</sub> = 25 °C
	8086-2		350		
$I_{L1}$	入力漏れ電流		± 10	μΑ	$0 \ V \le V_{IN} \le V_{CC}$
$I_{L0}$	出力漏れ電流		±10	μΑ	$0.45  \text{V} \le V_{\text{OUT}} = V_{CC}$
$V_{CL}$	クロック入力低電圧	-0.5	+ 0.6	V	
$V_{CH}$	クロック入力高電圧	3.9	V <sub>cc</sub> +1.0	٧	
$C_{\rm IN}$	入力バッファ容量				1
	(AD <sub>0</sub> -AD <sub>15</sub> , RQ/GT) を除くすべての入力)		15	pF	$f_C = 1 \text{ MHz}$
C <sub>10</sub>	I/Oバッファ容量				
	$(AD_0-A_{15}, \overline{RQ}/\overline{GT})$		15	pF	$f_C = 1 \text{ MHz}$

## [3] 交流特性(1) (8086 ミニマムシステム)

8086 :  $T_A = 0 \sim 70\,^{\circ}\text{C}$ ,  $V_{CC} = 5\,\text{V} \pm 10\,\%$ 

8086-I:  $T_A = 0 \sim 70$  °C,  $V_{CC} = 5 \text{ V} \pm 5 \%$ 

8086-2:  $T_A = 0 \sim 70$  °C,  $V_{CC} = 5 \text{ V} \pm 5 \%$ 

#### 〈タイミング規格〉

	定数名	8086		8086-1(子備)		8086-2			
記号		最小	最大	最小	最大	最小	最大	単位	試験条件
TCLCL	クロック周期	200	500	100	500	125	500	ns	
TCLCH	CLK低時間	118		53		68		ns	
TCHCL	CLK 高時間	69		39		44		ns	
TCH1CH2	CLK立上り時間		10		10		10	ns	1.0~3.5 V
TCL2CL1	CLK立下り時間		10		10		10	ns	3.5~1.0 V
TDVCL	データ入力設定時間	30		5		20		ns	
TCLDX	データ入力保持時間	10		10		10		ns	
TRIVCL	8284Aへの RDY 設定 時間 <sup>(注1, 2)</sup>	35		35		35		ns	
TCLR1X	8284Aへの RDY 保持 時間 <sup>(注1, 2)</sup>	0		0		0		ns	
ткүнсн	8086への READY 設 定時間	118		53		68		ns	
TCHRYX	8086 への READY 保 持時間	30		20		20		ns	
TRYLCL	READY 不活性から CLK <sup>(注3)</sup>	-8		-10		-8		ns	
THVCH	HOLD 設定時間	35		20		20		ns	
TINVCH	INTR, NMI, TEST 設定時間 <sup>(注2)</sup>	30		15		15		ns	
TILIH	入力立上り時間 (CLK除く)		20		20		20	ns	0.8~2.0 V
TIHIL	入力立下り時間 (CLK除く)		12		12		12	ns	2.0~0.8 V

- [注] 1. 参考のために 8284A の信号を示した.
  - 2. 次のクロックでの認識を保証するための非同期信号の設定要求.
  - 3. T<sub>2</sub> ステートのみに適用 (T<sub>3</sub> 内へ8ns).

〈タイミング応答〉

		8086		8086-1 (予備)		8086-2			
記号定数名	定 数 名	最小	最大	最小	最大	最小	最大	単位	試験条件
TCLAV	アドレス有効遅延	10	110	10	50	10	60	ns	
TCLAX	アドレスホールド時間	10		10		10		ns	
TCLAZ	アドレスフロート遅延	TCLAX	80	10	40	TCLAX	50	ns	
тінці	ALE幅	TCLCH -20		TCLCH -10		TCLCH -10		ns	
TCLLH	ALE 活性遅延		80		40		50	ns	
TCHLL	ALE 不活性遅延		85		45		55	ns	
TLLAX	アドレスホールド時間 から ALE 不活性まで	TCHCL -10		TCHCL -10		TCHCL -10		ns	
TCLDV	データ有効遅延	10	110	10	50	10	60	ns	
TCHDX	データホールド時間	10		10		10		ns	
TWHDX	WR後のデータホー ルド時間	TCLCH -30		TCLCH -25		TCLCH -30		ns	すべての
TCVCTV	コントロール活性遅延し	10	110	10	50	10	70	ns	8086出力に
TCHCTV	コントロール活性遅延2	10	110	10	45	10	60	ns	対し C <sub>L</sub> =
TCVCTX	コントロール不活性遅延	10	110	10	50	10	70	ns	20-100 pF
TAZRL	アドレスフロートから READ 活性	0		0		0		ns	(8086自身 の負荷効果 に加えて)
TCLRL	RD 活性遅延	10	165	10	70	10	100	ns	TEMPLE CY
TCLRH	RD不活性遅延	10	150	10	60	10	80	ns	
TRHAV	RD 不活性 から 次の アドレス活性	TCLCL -45		TCLCL -35		TCLCL -40		ns	
TCLHAV	HOLDA 有効遅延	10	160	10	60	10	100	ns	
TRLRH	RD 幅	2TCLCL -75		2TCLCL -40		2TCLCL -50		ns	
TWLWH	WR 幅	2TCLCL -60		2TCLCL -35		2TCLCL -40		ns	
TAVAL	アドレス有効から ALE低	TCLCH -60		TCLCH -35		TCLCH -40		ns	
TOLOH	出力立上り時間		20		20		20	ns	0.8~2.0 V
TOHOL	出力立下り時間		12		12		12	ns	2.0~0.8 V

## [4] 交流特性(2) [8086 マキシマムモード(8288 バスコントローラ使用)]

#### 〈タイミング規格〉

記号	定数名	8086		8086-1 (予備)		8086-2(予備)			
		最小	最大	最小	最大	最小	最大	単位	試験条件
TCLCL	クロック周期	200	500	100	500	125	500	ns	
TCLCH	CLK 低時間	118		53		68		ns	
TCHCL	CLK 高時間	69		39		44		ns	
TCH1CH2	CLK立上り時間		10		10		10	ns	1.0∼3.5 V
TCL2CL1	CLK立下り時間		10		10		10	ns	3.5~1.0 V
TDVCL	データ入力設定時間	30		5		20		ns	
TCLDX	データ入力ホールド 時間	10		10		10		ns	
TRIVCL	8284A への RDY 設定 時間 (注1, 2)	35		35		35		ns	
TCLR1X	8284A への RDY ホールド時間 (注1, 2)	0		0		0		ns	
TRYHCH	8086 への READY 設定時間	118		53		68		ns	
TCHRYX	8086 への READY ホールド時間	30		20		20		ns	
TRYLCL	READY 不活性から CLK まで (注4)	-8		- 10		-8		ns	
TINVCH	認識のための設定時間 (注2) (INTR, NMI, TEST	30		15		15		ns	
TGVCH	RQ/GT 設定時間	30		12		15		ns	
тснсх	8086 への RQ ホール ド時間	40		20		30		ns	
TILIH	入力立上り時間 (CLK除く)		20		20		20	ns	0.8~2.0 V
TIHIL	入力立下り時間 (CLK除く)		12		12		12	ns	2.0~0.8 V

〈タイミング応答〉

	定 数 名	8086		8086-1(予備)		8086-2(予備)		3.经1	ED EA & 44
記号		最小	最大	最小	最大	最小	最大	単位	試験条件
TCLML	コマンド活性遅延 (注1)	10	35	10	35	10	35	ns	
TCLMH	コマンド不活性遅延(注)	10	35	10	35	10	35	ns	
ткунсн	READY 活性から スティタス受動へ <sup>(注3)</sup>		110		45		65	ns	
TCHSV	スティタス活性遅延	10	110	10	45	10	60	ns	
TCLSH	スティタス不活性遅延	10	130	10	55	10	70	ns	
TCLAV	アドレス有効遅延	10	110	10	50	10	60	ns	
TCLAX	アドレスホールド時間	10		10		10		ns	
TCLAZ	アドレスフロート遅延	TCLAX	80	10	40	TCLAX	50	ns	
TSVLH	スティタス 有効 から A L B 高 <sup>(注1)</sup>		15		15		15	ns	
TSVMCH	スティタス 有効 から MCE 高 <sup>(注1)</sup>		15		15		15	ns	すべての
TCLLH	CLK低から ALE有効 まで <sup>(注1)</sup>		15		15		15	ns	8086出力に対して
TCLMCH	CLK低からMCE高ま で <sup>(注1)</sup>		15		15		15	ns	C <sub>L</sub> = 20-100 pF (8086 自身
TCHLL	ALE 不活性遅延 (注1)		15		15		15	ns	の負荷効果
TCLMCL	MCE不活性遅延(注I)		15		15		15	ns	を加えて)
TCLDV	データ有効遅延	10	110	10	50	10	60	ns	
TCHDX	データホールド時間	10		10		10		ns	
TCVNV	コントロール 活性遅 延 <sup>(注1)</sup>	5	45	5	45	5	45	ns	
TCVNX	コントロール 不活性 遅延 <sup>(注1)</sup>	10	45	10	45	10	45	ns	
TAZRL	アドレスフロートから リード活性まで	0		0		0		ns	
TCLRL	RD 活性遅延	10	165	10	70	10	100	ns	
TCLRH	RD 不活性遅延	10	150	10	60	10	80	ns	
TRHAV	RD 不活性から次の アドレス活性	TCLCL -45		TCLCL -35		TCLCL -40		ns	


(前ページよりのつづき)


記号定数名	8086		8086-1(子備)		8086-2(予備)		W 44	45 FA 4 M	
	最小	最大	最小	最大	最小	最大	単位	試験条件	
方向コントロール活性 遅延 <sup>(注1)</sup>		50		50		50	ns	すべての	
方向コントロール不活 性遅延 <sup>(注1)</sup>		30		30		30	ns	8086 出力に 対して <i>C</i> <sub>L</sub> =	
GT 活性遅延	0	85	0	45	0	50	ns	20 – 100 pF	
GT 不活性遅延	0	85	0	45	0	50	ns	(8086 自身の角荷効果	
RD 幅	2TCLCL -75		2TCLCL -40		2TCLCL -50		ns	の負荷効果 を加えて)	
出力立上り時間		20		20		20	ns	0.8→2.0 V	
出力立下り時間		12		12		12	ns	2.0→0.8 V	
	方向コントロール活性 遅延 (注1) 方向コントロール不活 性遅延 (注1) GT 活性遅延 GT 不活性遅延 RD 幅 出力立上り時間	定数名       最小       方向コントロール活性 遅延 (注1)       方向コントロール不活性遅延 (注1)       GT 活性遅延 0       GT 不活性遅延 0       RD幅 2TCLCL -75       出力立上り時間	定数名     最小 最大       方向コントロール活性 遅延 (注1)     50       方向コントロール不活性 遅延 (注1)     30       GT活性遅延 0 85     0 85       RD幅     2TCLCL -75       出力立上り時間 20	定数名     最小 最大 最小       方向コントロール活性 遅延 (注1)     50       方向コントロール不活性 遅延 (注1)     30       GT活性遅延 0 85 0     0       GT 不活性遅延 0 85 0     2TCLCL -75       RD幅 2TCLCL -40     2TCLCL -40	定数名     最小 最大 最小 最大       最小 最大 最小 最大     50       方向コントロール活性 遅延 (注1)     30       GT 活性遅延 0 85 0 45       GT 不活性遅延 0 85 0 45       RD幅     2TCLCL -75       出力立上り時間 20 20	定数名     最小 最大 最小 最大 最小       まか 最大 最小 最大 最小       方向コントロール活性 遅延 (注1)     30 30       でする性遅延 0 85 0 45 0       でする性遅延 0 85 0 45 0       でする性遅延 2TCLCL -75 2TCLCL -40     2TCLCL -50       出力立上り時間 20 20	定数名     最小 最大 最小 最大 最小 最大       最小 最大 最小 最大 最小 最大       方向コントロール活性 遅延 (注1)     30     30     30       方向コントロール不活性遅延 0 85 0 45 0 50       GT活性遅延 0 85 0 45 0 50       GT 不活性遅延 0 85 0 45 0 50       RD幅 2TCLCL -75     2TCLCL -40     2TCLCL -50       出力立上り時間 20 20 20	定数名     最小 最大 最小 最大 最小 最大 日本	

- [注] 1. 参考のために 8284 A または 8288 の信号を示した.
  - 2. 次のクロックでの認識を保証するための非同期信号の設定要求.
  - 3.  $T_3$  とウエイト状態のみに適用.
  - 4. T<sub>2</sub> ステートのみに適用 (T<sub>3</sub> 内へ8ns).


# [5] 8086 バスタイミング


〈ミニマムモード〉






- 注1. 特に指定のない場合、すべての信号は  $V_{OH}$  と  $V_{OL}$  の間の切り換わり、
  - 2. RDY は、 $T_W$  マシーンステートを挿入するかどうかを決定するため、 $T_2$ 、 $T_3$  および  $T_W$  の終りの近辺でサンプルされる.
  - 3. 二つの INTA サイクルは連続して実行される. 8086 のローカルアドレス/データバス は INTA サイクルの間フローティングになる. コントロール信号は 2 番目の INTA サイクルのためのものを示す.
  - 4. 8284A の信号は参考のためにのみ示してある.
  - 5. 特に指定のない場合、すべてのタイミング測定は 1.5V のところで行われている.






- 注1. 特に指定のない場合はすべての信号は VoHと VoLの間の切り換わり.
  - 2. RDY は、 $T_w$  マシーンステートを挿入するかどうかを決定するため、 $T_2$ 、 $T_3$ 、 $T_w$  の終りの近辺でサンプルされる。
  - 3. カスケードアドレスは最初と2番目のINTAサイクルの間で有効である.
  - 4. 二つの INTA サイクルは連続して実行される. 8086 のローカルアドレス/データバスは 二つの INTA サイクルの間フローティングになる. ポインタアドレスのためのコントロー ルは 2 番目の INTA サイクルに対して示している.
  - 5. 8284A または 8288 の信号は、参考のためにのみ示してある.
  - 6. 8288 コマンドとコントロール信号 (MRDC, MWTC, AMWC, IORC, IOWC, AIOWC, INTA および DEN) の発生は、アクティブハイの 8288 CEN の後になる.
  - 7. 特に指定のない場合、すべてのタイミング測定は 1.5V のところで行われている.
  - 8. T4 のすぐ前のステートでのステイタスの不活性.

#### [6] 非同期信号の確認




注1. 次のクロックでの認識を保証するためだけの、非同期信号に対する設定要求.

# [7] バスロック信号のタイミング (MAX モードのみ)




## [8] リクエスト/グランドシーケンスのタイミング図 (MAX モードのみ)



注1. コ・プロセッサは、示している領域外では危険な競合なしにバスをドライブすることはできない。

# [9] HOLD/HOLDA タイミング (MIN モードのみ)



付録6. マルチバスコネクタ信号一覧

	ľ.	(部 品 側)		<b>E</b>	(0	・路 側)			
	×	記号	脱明	>	記号	脱明			
電源	1 3 5 7 9	GND + 5 V + 5 V + 12 V - 5 V GND	信号 GND + 5 V <sub>dc</sub> + 5 V <sub>dc</sub> + 12 V <sub>dc</sub> - 5 V <sub>dc</sub> 信号 GND	2 4 6 8 10 12	GND + 5 V + 5 V + 12 V - 5 V GND	信号 GND + 5 V <sub>dc</sub> + 5 V <sub>dc</sub> + 12 V <sub>dc</sub> - 5 V <sub>dc</sub> 信号 GND			
バスコントロール	13 15 17 19 21 23	BCLK/ BPRN/ BUSY/ MRDC/ IORC/ XACK/	バスクロック バス優先入力 バスビジイ メモリリードコマンド I/O リードコマンド XFER アクノレージ	14 16 18 20 22 24	INIT/ BPRO/ BREQ/ MWTC/ IOWC/ INH1/	初期化 バス優先出力 バス要求 メモリライトコマンド I/O ライトコマンド 禁止 I は RAM を禁止			
バスコント ロールおよび アドレス	25 27 29 31 33	BHEN/ CBRQ/ CCLK/ INTA/	予約 バスハイイネーブル 共通バス要求 定常クロック 割込みアクノレージ	26 28 30 32 34	INH2/ AD10/ AD11/ AD12/ AD13/	禁止2はPROMまたは ROM を禁止 アドレスバス			
割込み	35 37 39 41	INT6/ INT4/ INT2/ INTO/	並列割込み要求	36 38 40 42	INT7/ INT5/ INT3/ INT1/	並列割込み要求			
アドレス	43 45 47 49 51 53 55 57	ADRE/ ADRC/ ADRA/ ADR8/ ADR6/ ADR4/ ADR2/ ADR0/	アドレスバス	44 46 48 50 52 54 56 58	ADRF/ ADRD/ ADRB/ ADR9/ ADR7/ ADR5/ ADR3/ ADR1/	アドレスバス			
デ ー タ	59 61 63 65 67 69 71 73	DATE/ DATC/ DATA/ DAT8/ DAT6/ DAT4/ DAT2/ DAT0/	データバス	60 62 64 66 68 70 72 74	DATF/ DATD/ DATB/ DAT9/ DAT7/ DAT5/ DAT3/ DAT1/	データバス			
電源	75 77 79 81 83 85	GND - 12 V + 5 V + 5 V GND	信号 GND 予約 - I2 V <sub>dc</sub> + 5 V <sub>dc</sub> + 5 V <sub>dc</sub> 信号 GND	76 78 80 82 84 86	GND + 12 V + 5 V + 5 V GND	信号 GND 予約 - 12 V <sub>dc</sub> + 5 V <sub>dc</sub> + 5 V <sub>dc</sub> 信号 GND			

# 索 引

ア 行
アキュムレータ ······ 12
アドレスオブジェクト62
アドレスの生成16
アドレスバス···································
アトレッシング機能6
あらかじめ定義された割込み 54
アンパック
22.022
1 バイト割込み54
インサーキットエミュレータ124
インデックスアドレッシング96
100000000000000000000000000000000000000
エスケープ機能108
演算子135
演算命令 · · · · · · · · 66
似异叩 7
オーバフローフラグ18
オーバフロー割込み54
<b>+</b> 1=
<b>カ 行</b> 下位ニブル······18
外部マスカブル割込み ······ 18
加算命令 ····· 68
Ide L Der A
機械語命令 58
キャリーフラグ18
キューステイタス······48

クロスアセンブラ ASM86 ······ 124
クロスコンパイラ PL/M-86 ······ 124
クロックジェネレータ·····114
减算命令 · · · · · 68
コントロールフラグ18
サ 行
サインフラグ18
システムバス102
実効アトレス93
実行ユニット10
上位二ブル18
条件付き転送命令 84
状態情報ライン 50
状態フラグ18
シングルステップ54
スタックポインタ ······12
スタティック RAM 34
ストリングアドレッシング96
ストリング動作 18
ストリング命令78
セグメント内間接 CALL ····· 82
セグメント内直接 CALL ····· 82
セグメントレジスタ14
+:

	8288 ハスコントローラ102
双方向性バストランシーバ 116	8289 バスアービタ102
ソフトウェア割込み55	パック
	ハードウェア割込み55
タ 行	パリティフラグ18
タイプ 0 割込み54	汎用レジスタ12
タイプ1割込み54	
	ビット操作命令74
直接アドレッシング93	
直接オペランド・・・・・・・92	フラグ18
	フラグ転送命令64
ディレクションフラグ18	プリフィックス······22
データ転送命令60	プログラム転送命令82
デフォルト16	プロセッサコントロール命令89
	プロセデュア 132
トラップフラグ19	ブロックサーチ6
	ブロックムーブ6
ナ 行	
ニブル66	ベースを持ったアトレッシング95
入出力命令 ·····62	ベースを持ったインデックス
	アドレッシング96
ノンマスカブル割込み 54	ベースレジスタ12
200	
ハ行	補助キャリーフラグ18
バスアービタ 118	
バスインタフェースユニット10	マ行
バスコントローラ 118	マキシマムモード20,22
バスタイミング 104	マルチ CPU 6
バスドライバ 20	マルチバス 109
バスロック機能 106	マルチプロセシング 106
3048 2	
3085A ····· 2	ミニマムモード······ 20,22
3087 高速演算用コ・プロセッサ 102	S MARCONAN BOOK IN THE
3087 数値データプロセッサ 142	無条件転送命令82
3089 I/O プロセッサ ······ 102	
3284 A クロック発振器 ······ 46	命令キュー 10,48

メモリアドレッシング93	
メモリアドレッシングモード93	ローカルバス 102
	ロケータ LOC86 ······124
ラ、ワ行	ロックプリフィックス 106
ラッチバッファ 116	
	割当て文 135
リクエスト/グラント機能106	割込みイネーブルフラグ18
リンカー LINK86 ······124	割込みシーケンス55
	割込みポインタテーブル52
レコード・・・・・・・・・・・132	割算エラー 54
/ <del>-</del> " -	
<b>&lt;アルファベ</b>	「ツト深5」>
A レジスタ ······12	ESC 89
ASM86 4	EU10
AX ····· 12	
	FIFO 10
B レジスタ ······12	FIFO RAM 48
BIU 10	FORTRAN86 · · · · · 124
C レジスタ ······ 12	HLT 89
CLC 89	HMOS 4
CLD 89	
CLI 89	iAPX286 ····· 151
CMC89	iAPX432 ····· 3,151
CONV-86 ····· 4, 125	iAPX186/188 · · · · · 151
CS レジスタ ······14	ICE86 ·····124
	IEEE-796 バス ······ 102,109
D 領域 58	ISIS-II 124
D レジスタ ······12	
DMA 転送 ········42	LOC-86 ··········46
DS レジスタ ······14	LOCK 89
ES レジスタ ······14	M68000 ····· 6

命令ポインタ ………… 16 | レジスタ間接アドレッシング ……… 93

MAX/MIN ₹- F 22	
MDS800 ····· 124	REG 領域 58
MDS シリーズII 124	R/M 領域 58
MDS シリーズIIモデル 230 124	
MDS シリーズIII 124	SBC86/12A ·····128
MOD 領域 58	SDK86128
	SS レジスタ ·····14
NMI 54	STC 89
NOP 90	STD 89
OH86 ····· 125	W 領域 58
0S ····· 2	WAIT 89
PASCAL86 ····· 124	Z80 ····· 2
PL/M-86 ····· 4	Z8000 ····· 6

### 著 者 略 歴

昭和36年 大阪大学工学部通信工

学科卒業

現 在 富士システムリサーチ

(株)

# 図解 8 0 8 6 の 使 い 方

© 井出裕巳 1982

昭 和 57 年 10 月 30 日 第 1 版第 1 刷発行 昭 和 58 年 7 月 20 日 第 1 版第 5 刷発行

著者井出裕巳

発行者 株式会社 **オ - ム** 社 代表者 種 田 則 -

発 行 所 株式会社 **オ - ム** 社 **郵便番号 101** 

東京都千代田区神田錦町 3-1 振 替 東京 6-20018 電 話 03(233)0641(大代)

Printed in Japan

組版 緑新社 印刷 秀好堂 製本 協栄製本

落丁・乱丁本はお取替えいたします

だれにもマイコンの考え方・使い方 A 5 判 定価 1700 円 大條・吹浦共著 イコン入門心得 定価 1200円 帖 平松・森本共著 四六判 平松・森本共著 続・マイコン入門心得 帖 四六判 定価 1200円 マイコン実験と工作マニュアル 北川一雄著 A 5 W 定価 1900円 定価 2300円 続・マイコン実験と工作マニュアル 北川一雄著 A 5 W 図解 初めてマイコンを学ぶ人のために 大原茂之著 A 5 判 定価 1400円 図解マイコンの基礎 知 識 矢田光治著 A 5 判 定価 2300 円 図解マイコンの 使 方 小牧・大條共著 A 5 判 定価 1400 円 図解マイクロ Z-80 定価 1700円 使 11 方 横田英一著 A 5 判 0 マイクロMC 6809 コンピュータ MC 6809 方 曽 和 将 容 著 A 5 判 定価 2300円 図解マイコンのプログラム 平松·守屋·斉藤共著 A 5 判 定価 1900円 図解 マイコンのための BASIC 入門 小牧・大原共著 A 5 判 定価 1500円 図解 マイコンのためのアセンブラ入門 大原・倉田共著 A 5 判 定価 1500円 図解マイコン オペレーティングシステム入門のための 大原・倉田共著 A 5 判 定価 1700 PH 図解マイコン のためのインタフェース入門 大原・北沢共著 A 5 判 定価 1700円 図解マイコンのインタフェース 平松・斉藤共著 A 5 判 定価 1800円 マイクロコンピュータ入門 A 5 判 定価 1800円 国分・藤井共著 ミニコン・マイコン入門 藤井・桑原共編 A 5 判 定価 2000円 マイクロコンピュータの基礎 矢田光治著 A 5 判 定価 1500円 パーソナルコンピュータ入門 平松啓二監修 A 5 判 定価 1600円 パーソナルコン CP/M 入 A 5 判 定価 2000円 福田・西岡共著 バーソナルコン ピュータのための 実用BASICプログラミング 安田 B 5 判 定価 2200円 永著 ワンチップマイコン入門 国分·浅見·野村共著 A 5 判 定価 1700円 正田·泥堂 産業用マイクロコンピュータの基礎と応用 共編 A 5 判 定価 2300円 中島·松本 制御用マイコンの作り方・使い方 B 5 判 定価 2900円 北川一雄著 エンジニア 絵ときマイクロコンピュータ 定価 1900円 吉本久泰著 A 5 判 コンピュータ安全管理マニュアル A 5 判 定価 2800円 岡本・田口共著

